Handling an input/output store instruction

    公开(公告)号:AU2020214661B2

    公开(公告)日:2022-09-22

    申请号:AU2020214661

    申请日:2020-01-14

    Applicant: IBM

    Abstract: A data processing system (210) and a method for handling an input/output store instruction (30), comprising a system nest (18) communicatively coupled to at least one input/output bus (22) by an input/output bus controller (20). The data processing system (210) further comprises at least a data processing unit (216) comprising a core (12), a system firmware (10) and an asynchronous core-nest interface (14). The data processing unit (216) is communicatively coupled to the system nest (18) via an aggregation buffer (16). The system nest (18) is configured to asynchronously load from and/or store data to an external device (214) which is communicatively coupled to the input/output bus (22). The data processing unit (216) is configured to complete the input/output store instruction (30) before an execution of the input/output store instruction (30) in the system nest (18) is completed.

    PERFORM CRYPTOGRAPHIC COMPUTATION SCALAR MULTIPLY INSTRUCTION

    公开(公告)号:ZA202105874B

    公开(公告)日:2022-07-27

    申请号:ZA202105874

    申请日:2021-08-17

    Applicant: IBM

    Abstract: A single architected instruction to perform scalar multiplication for cryptographic operations is obtained. The instruction is executed, and the executing includes determining a scalar multiply function of a plurality of scalar multiply functions supported by the instruction to be performed. Input for the scalar multiply function is obtained, and the input includes at least one source component and a scalar value. The scalar multiply function is performed using the input to provide an output to be used in a cryptographic operation.

    Bifurcación condicional a una ubicación especificada indirectamente

    公开(公告)号:ES2890239T3

    公开(公告)日:2022-01-18

    申请号:ES17797326

    申请日:2017-11-09

    Applicant: IBM

    Abstract: Un método implementado por ordenador para facilitar el procesamiento en un entorno informático, comprendiendo dicho método implementado por ordenador: obtener una instrucción para realizar una bifurcación condicional a una ubicación especificada indirectamente; y ejecutar, por al menos un procesador, la instrucción; el método caracterizado porque la ejecución comprende: obtener una dirección de bifurcación de una ubicación en la memoria, la ubicación en la memoria designada por la instrucción, en donde los contenidos de un registro especificado en un campo de índice de la instrucción más los contenidos de otro registro especificado en un campo de base de la instrucción agregado a un desplazamiento especificado en la instrucción proporcionan una dirección en la memoria que define la ubicación en la memoria; determinar en base a un código de condición de otra instrucción si va a ocurrir una bifurcación, en donde la determinación usa el código de condición para indexar en una máscara proporcionada por la instrucción para determinar si la bifurcación debe ocurrir; y bifurcar a la dirección de la bifurcación obtenida de la ubicación en la memoria, basándose en la determinación de que la bifurcación va a ocurrir, en donde la bifurcación se realiza sin tener que precargar la dirección de la bifurcación en un registro.

    Controle seletivo de execução de instrução em processamento transacional

    公开(公告)号:BR112014031354B1

    公开(公告)日:2022-01-04

    申请号:BR112014031354

    申请日:2013-06-12

    Applicant: IBM

    Abstract: controle seletivo de execução de instrução em processamento transacional. a execução de instruções em um ambiente transacional é seletivamente controlada. uma instrução transaction begin inicia uma transação e inclui controles que indicam seletivamente se determinados tipos de instruções são permitidas a executar dentro da transação. os controles incluem um ou mais dentre um controle de modificação de registro de acesso de concessão e um controle de operação de ponto flutuante de concessão.

Patent Agency Ranking