公开(公告)号：FR2999800B1

公开(公告)日：2017-10-13

申请号：FR1262012

申请日：2012-12-13

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 SAS ,  ST MICROELECTRONICS INC ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： FENOUILLET-BERANGER CLAIRE ,  DENORME STEPHANE ,  LOUBET NICOLAS ,  LIU QING ,  RICHARD EMMANUEL ,  PERREAU PIERRE

IPC: H01L21/71

Abstract: L'invention concerne un procédé de fabrication d'un substrat hybride SOI/massif, comprenant les étapes suivantes : a) partir d'une plaquette SOI comprenant une couche semiconductrice monocristalline appelée couche SOI (3), sur une couche isolante (2), sur un substrat semiconducteur monocristallin (1) ; b) déposer sur la couche SOI au moins une couche de masquage (17, 18) et former des ouvertures traversant la couche de masquage, la couche SOI et la couche isolante jusqu'à atteindre le substrat ; c) faire croître par une alternance répétée d'étapes d'épitaxie sélective et de gravure partielle un matériau semi-conducteur (27) ; et d) graver des tranchées d'isolement entourant lesdites ouvertures remplies de matériau semiconducteur, en empiétant vers l'intérieur sur la périphérie des ouvertures.

公开(公告)号：FR3018953B1

公开(公告)日：2017-09-15

申请号：FR1452280

申请日：2014-03-19

Applicant: STMICROELECTRONICS (CROLLES 2) SAS ,  ST MICROELECTRONICS SA

Inventor： BAR PIERRE ,  TALUY ALISEE ,  KOKSHAGINA OLGA

IPC: H01L23/367 ,  H01L23/538

公开(公告)号：FR3018389B1

公开(公告)日：2017-09-01

申请号：FR1451833

申请日：2014-03-06

Applicant: ST MICROELECTRONICS SA ,  STMICROELECTRONICS (CROLLES 2) SAS

Inventor： TRIOUX EMILIE ,  ANCEY PASCAL ,  MONFRAY STEPHANE ,  SKOTNICKI THOMAS ,  BASROUR SKANDAR ,  MURALT PAUL

IPC: H01L21/203 ,  H01L41/08 ,  H01L41/18 ,  H01L41/27

公开(公告)号：FR3047838A1

公开(公告)日：2017-08-18

申请号：FR1651251

申请日：2016-02-16

Applicant: ST MICROELECTRONICS SA

Inventor： CHEVALIER PASCAL

IPC: H01L21/331 ,  H01L29/70

Abstract: L'invention concerne un transistor bipolaire comprenant un substrat de silicium monocristallin (1) ; une région de collecteur (25) en silicium dopé du premier type reposant sur le substrat et étant surmontée d'une région semiconductrice de base (27) dopée du deuxième type, le flanc de la région de collecteur étant revêtu d'une gaine isolante (23) et étant aligné avec le flanc de la région semiconductrice de base ; une région d'émetteur (31) en silicium dopé du premier type reposant sur la région semiconductrice de base (27) et débordant latéralement par rapport à la région semiconductrice de base ; et un empilement entourant la région de collecteur (25) et bordant ladite gaine (23) sur toute sa hauteur, l'empilement reposant sur le substrat (1) et comprenant une première couche isolante (7) surmontée d'une première couche de silicium (9) elle-même surmontée d'une région de contact de base (37) en silicium dopé du deuxième type.

公开(公告)号：FR3012235B1

公开(公告)日：2017-06-16

申请号：FR1360126

申请日：2013-10-17

Applicant: ST MICROELECTRONICS SA

Inventor： ESCALONA PHILIPPE

IPC: G06F21/71

公开(公告)号：FR3043852A1

公开(公告)日：2017-05-19

申请号：FR1560911

申请日：2015-11-13

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS SA ,  STMICROELECTRONICS (CROLLES 2) SAS

Inventor： FERROTTI THOMAS ,  BEN BAKIR BADHISE ,  CHANTRE ALAIN ,  CREMER SEBASTIEN ,  DUPREZ HELENE

IPC: H01S5/187

Abstract: L'invention concerne un dispositif laser (1) disposé dans et/ou sur silicium et à hétéro structure III-V comprenant - un milieu amplificateur (3) à hétérostructure III-V, et - un guide d'onde optique en arête (11), disposé en regard du milieu amplificateur (3) et comprenant un guide d'onde en ruban (15) doté d'une arête longitudinale (17), le guide d'onde optique en arête (11) étant disposé dans du silicium, - deux réseaux de Bragg échantillonnés (RBE-A, RBE-B) formés dans le guide d'onde optique en arête (11) et disposés de part et d'autre par rapport au milieu amplificateur (3) à hétérostructure III-V, chaque réseau de Bragg échantillonné (RBE-A, RBE-B) comprenant un premier réseau de Bragg (RB1-A, RB1B) présentant un premier pas et formé dans l'arête (17) ainsi qu'un second réseau de Bragg (RB2-A, RB2-B) présentant un second pas différent du premier pas et formé sur la face (21) du guide d'onde en ruban (15) opposée à l'arête (17).

公开(公告)号：FR3040534A1

公开(公告)日：2017-03-03

申请号：FR1557998

申请日：2015-08-28

Applicant: ST MICROELECTRONICS SA ,  STMICROELECTRONICS (ALPS) SAS

Inventor： AUCHERE DAVID ,  MARECHAL LAURENT ,  SCHWARZ LAURENT ,  IMBS YVON

IPC: H01L23/52 ,  H01L27/15

Abstract: Dispositif électronique et procédé de fabrication, comprenant : une plaque de support (2) présentant une face de montage (5), au moins une puce de circuits intégrés (4) montée sur ladite face de montage de la plaque de support, un bloc d'encapsulation (6) dans lequel la puce est noyée, ce bloc d'encapsulation s'étendant au-dessus de la puce et autour de la puce sur ladite face de montage de la plaque de support et présentant une face frontale (9), au moins un trou (8) traversant ledit bloc d'encapsulation et découvrant au moins en partie un contact électrique (10), et au moins une couche (12) en une matière conductrice de l'électricité, étendue sur ladite face frontale (9) dudit bloc d'encapsulation et reliée audit contact électrique dans ledit trou.

公开(公告)号：FR3038775A1

公开(公告)日：2017-01-13

申请号：FR1556515

申请日：2015-07-09

Applicant: ST MICROELECTRONICS SA

Inventor： GALY PHILIPPE ,  ATHANASIOU SOTIRIOS

IPC: H01L27/07 ,  H01L21/71 ,  H01L21/77 ,  H01L23/58

Abstract: Pour réaliser au moins une prise de contact substrat (BC1) pour un transistor MOS (TR1) réalisé dans et sur une zone active (5) d'un substrat de type silicium sur isolant (SOI), on réalise dans ladite zone active (5) au moins un deuxième transistor MOS (TR2) exempt de jonction PN possédant au moins une prise de contact (PCD2, PCS2) sur au moins l'une de ses régions de source (S1) ou de drain (S2). Cette prise de contact source et/ou drain forme ladite au moins une prise de contact substrat (BC1).

公开(公告)号：FR3037439A1

公开(公告)日：2016-12-16

申请号：FR1555362

申请日：2015-06-12

Applicant: ST MICROELECTRONICS SA ,  STMICROELECTRONICS (CROLLES 2) SAS

Inventor： HOTELLIER NICOLAS ,  FOURNEL RICHARD ,  GIANESELLO FREDERIC ,  GUYADER FRANCOIS ,  FIORI VINCENT

IPC: H01L23/18 ,  H01L23/13 ,  H01L23/58

Abstract: Dispositif électronique et procédé de traitement, dans lesquels une plaque arrière (3) comprend une couche arrière de substrat (4), une couche avant de substrat (5) et une couche intermédiaire diélectrique (6), située entre la couche arrière et la couche avant, et comprenant une structure électronique (7) aménagée sur ladite couche avant de substrat (5), incluant des composants électroniques et des moyens de connexion électrique, et dans lesquels ladite couche arrière de substrat (4) présente au moins une région locale pleine (17) et au moins une région locale évidée (18), cette région locale évidée étant aménagée sur toute l'épaisseur de ladite couche arrière, de sorte que ladite couche arrière de substrat ne recouvre pas au moins une zone locale (19) de la face arrière de ladite couche intermédiaire diélectrique (6), correspondant à ladite région locale évidée (18).

公开(公告)号：FR2996956B1

公开(公告)日：2016-12-09

申请号：FR1259762

申请日：2012-10-12

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS SA

Inventor： GIRAUD BASTIEN ,  FLATRESSE PHILIPPE ,  NOEL JEAN-PHILIPPE ,  PELLOUX FRAYER BERTRAND

IPC: H01L27/088 ,  G11C11/412 ,  H03K17/04