中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

45 records (took 0.023 seconds)

    반도체 장치의 배선 구조체 제조 방법
    21.
    发明公开
    반도체 장치의 배선 구조체 제조 방법 失效
    半导体器件的互连结构及其方法

    公开(公告)号：KR1020000061188A

    公开(公告)日：2000-10-16

    申请号：KR1019990010070

    申请日：1999-03-24

    Applicant: 삼성전자주식회사

    Inventor： 김민환

    IPC: H01L21/28

    Abstract: PURPOSE: An interconnection structure of a semiconductor device is provided to prevent an interconnection from being thin or cut, by overcoming a decreased step coverage. CONSTITUTION: An interconnection structure of a semiconductor device comprises an upper interconnection(390), an insulating layer(410,450,470,490), a buried interconnection(330,370) and a handling substrate(600). The upper interconnection is formed on a semiconductor substrate. The insulating layer is formed on a lower portion of the semiconductor substrate. The buried interconnection is buried in the insulating layer. The handling substrate is adhered to a bottom surface of the insulating layer.

    Abstract translation: 目的：提供半导体器件的互连结构，以通过克服降低的台阶覆盖来防止互连薄或切割。 构成：半导体器件的互连结构包括上互连（390），绝缘层（410,450,470,490），埋入互连（330,370）和处理衬底（600）。 上部互连形成在半导体衬底上。 绝缘层形成在半导体衬底的下部。 掩埋互连埋在绝缘层中。 处理基板粘附到绝缘层的底表面。

    교환시스템의상세과금처리방법
    22.
    发明公开
    교환시스템의상세과금처리방법 失效
    交换系统的详细计费方法

    公开(公告)号：KR1019990054354A

    公开(公告)日：1999-07-15

    申请号：KR1019970074165

    申请日：1997-12-26

    Applicant: 삼성전자주식회사

    Inventor： 김민환 ,  이봉구

    IPC: H04M15/00

    Abstract: 본 발명은, 교환시스템에서의 과금 데이터 관리 및 저장방법을 개시한다. 그러한 방법은, 호의 종료시 과금 정보를 받고 이를 여러 서비스에서 발생가능한 모든 공통 과금 정보에 대한 영역이 포함되어 있는 통합 데이터로 변경하는 단계와,과금 데이터의 오류여부를 검사하는 단계와, 오류가 없을 경우에 데이터 베이스에 등록되어 있는 서비스별 과금 데이터 포맷을 찾아 그 포맷대로 과금데이터를 생성하는 단계와, 생성된 과금 데이터를 과금 데이터 수록 프로세서로 전송하는 단계를 가짐을 특징으로 한다.

    반도체 발광 소자
    26.
    发明授权
    반도체 발광 소자 有权

    公开(公告)号：KR102244220B1

    公开(公告)日：2021-04-27

    申请号：KR1020140138881

    申请日：2014-10-15

    Applicant: 삼성전자주식회사

    Inventor： 이종현 ,  김민환 ,  심은덕 ,  오지헌 ,  이헌호 ,  이호철 ,  현재성

    IPC: H01L33/14 ,  H01L33/06

    Abstract: 본발명은, 제1 도전형반도체층; 상기제1 도전형반도체층상에배치되고, 복수의양자장벽층및 복수의양자우물층이교대로적층된활성층; 및상기활성층상에배치되는제2 도전형반도체층을포함하며, 상기복수의양자장벽층중 상기제2 도전형반도체층에가장인접한양자장벽층은제1 언도프영역(undoped region) 및상기제1 언도프영역상에배치되고상기제1 언도프영역의두께보다크거나같은두께를갖는제1 도프영역(doped region)을포함하고, 상기제1 언도프영역및 제1 도프영역각각은서로다른에너지밴드갭을갖는복수의제1 단위층들(unit layers)이교대로배치되어이루어진적어도하나의정공수용영역(hole accumulation region)을포함하는것을특징으로하는반도체발광소자를제공한다.

    전력 ＭＯＳ 트랜지스터를 포함하는 반도체 소자
    27.
    发明公开
    전력 ＭＯＳ 트랜지스터를 포함하는 반도체 소자 有权

    公开(公告)号：KR1020180118085A

    公开(公告)日：2018-10-30

    申请号：KR1020180124480

    申请日：2018-10-18

    Applicant: 삼성전자주식회사

    Inventor： 장재준 ,  김민환 ,  장동은 ,  장훈

    IPC: H01L29/78 ,  H01L29/40 ,  H01L29/423 ,  H01L29/49 ,  H01L29/08 ,  H01L29/66 ,  H01L29/06

    CPC classification number: H01L29/7816 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/402 ,  H01L29/4238 ,  H01L29/4983 ,  H01L29/66681

    Abstract: 발열량을최소화하고, 신뢰성을향상시킬수 있는전력 MOS 트랜지스터를포함하는반도체소자를제공한다. 본발명에따른전력 MOS 트랜지스터를포함하는반도체소자는제1 전도성을가지는불순물영역이형성된반도체기판, 불순물영역내에형성되며제1 전도성을가지는드리프트영역, 드리프트영역에인접하도록불순물영역내에형성되며, 제1 전도성과다른제2 전도성을가지는바디영역, 드리프트영역상에형성되는드레인확장절연막, 바디영역의일부및 드리프트영역의일부상에걸치도록, 반도체기판상에순차적으로적층되는게이트절연막및 게이트전극, 드레인확장절연막상에형성되는드레인확장전극, 드리프트영역내의바디영역에대한반대일측과접하며, 제1 전도성을가지는드레인영역및 바디영역내에형성되며, 제2 전도성을가지는소스영역을포함한다.

Patent Agency Ranking