-
公开(公告)号：KR102212561B1
公开(公告)日：2021-02-08
申请号：KR1020140103943
申请日：2014-08-11
Applicant: 삼성전자주식회사
Abstract: 본발명은, n형반도체층; 상기 n형반도체층상에배치되고, 일방향으로밴드갭에너지가감소하며, AlxInyGa1-x-yN (0.01≤x≤0.1, 0≤y≤0.1)의조성식을갖는보더층; 상기보더층상에배치되며, 적어도하나이상의 InGaN층과 GaN층이교대로적층된활성층; 및 p형반도체층;을포함하는것을특징으로하는반도체발광소자를제공한다.
-
公开(公告)号：KR101932661B1
公开(公告)日：2018-12-26
申请号：KR1020180124480
申请日：2018-10-18
Applicant: 삼성전자주식회사
Abstract: 발열량을 최소화하고, 신뢰성을 향상시킬 수 있는 전력 MOS 트랜지스터를 포함하는 반도체 소자를 제공한다. 본 발명에 따른 전력 MOS 트랜지스터를 포함하는 반도체 소자는 제1 전도성을 가지는 불순물 영역이 형성된 반도체 기판, 불순물 영역 내에 형성되며 제1 전도성을 가지는 드리프트 영역, 드리프트 영역에 인접하도록 불순물 영역 내에 형성되며, 제1 전도성과 다른 제2 전도성을 가지는 바디 영역, 드리프트 영역 상에 형성되는 드레인 확장 절연막, 바디 영역의 일부 및 드리프트 영역의 일부 상에 걸치도록, 반도체 기판 상에 순차적으로 적층되는 게이트 절연막 및 게이트 전극, 드레인 확장 절연막 상에 형성되는 드레인 확장 전극, 드리프트 영역 내의 바디 영역에 대한 반대 일측과 접하며, 제1 전도성을 가지는 드레인 영역 및 바디 영역 내에 형성되며, 제2 전도성을 가지는 소스 영역을 포함한다.
-
公开(公告)号：KR1020130142789A
公开(公告)日：2013-12-30
申请号：KR1020120066315
申请日：2012-06-20
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7816 , H01L29/0653 , H01L29/0878 , H01L29/402 , H01L29/4238 , H01L29/4983 , H01L29/66681
Abstract: The present invention provides a semiconductor device having a power MOS transistor capable of minimizing the calorific value and improving the reliability. The semiconductor device having a power MOS transistor according to the present invention comprises a semiconductor substrate in which an impurity region having a first conductivity is formed; a drift region which is formed in the impurity region and has the first conductivity; a body region which is formed in the impurity region to be adjacent to the drift region and has a second conductivity different from the first conductivity; a drain extension insulating film which is formed on the drift region; a gate insulating film and a gate electrode which are sequentially laminated on the semiconductor substrate to straddle a part of the body region and a part of the drift region; a drain extension electrode which is formed on the drain extension insulating film; a drain region which is adjacent to one side opposite to the body region in the drift region and has the first conductivity; and a second source which is formed in the body region and has the second conductivity.
Abstract translation: 本发明提供一种具有功率MOS晶体管的半导体器件，其能够使发热量最小化并提高可靠性。 具有根据本发明的功率MOS晶体管的半导体器件包括其中形成具有第一导电性的杂质区的半导体衬底; 漂移区，形成在杂质区并具有第一导电性; 形成在与所述漂移区相邻的所述杂质区中并具有与所述第一导电性不同的第二导电性的体区; 漏极延伸绝缘膜，形成在漂移区上; 栅绝缘膜和栅电极，其依次层叠在半导体基板上，跨越体区的一部分和漂移区的一部分; 漏极延伸电极，形成在漏极延伸绝缘膜上; 漏极区域，其与所述漂移区域中的所述体区域相对的一侧相邻并且具有所述第一导电性; 以及形成在体区中并具有第二导电性的第二源。
-
公开(公告)号：KR1020120052812A
公开(公告)日：2012-05-24
申请号：KR1020100114128
申请日：2010-11-16
Applicant: 삼성전자주식회사
IPC: H01L33/48
CPC classification number: H01L22/14 , G01R31/2601 , G01R31/2635 , H01L33/48 , H01L2933/0033 , H01L2933/005 , Y10T29/51
Abstract: PURPOSE: An apparatus and a method for manufacturing an LED package are provided to maximize the test efficiency of an LED package by heating an LED package array and testing the operation state of each LED package at high temperatures. CONSTITUTION: A loading unit(100) supplies a test target LED package array to a heating unit(120) and includes a receiving unit(100a,100b,100c,100d) which receives an LED package array. The heating unit includes a low temperature heating unit(120a) and a high temperature heating unit(120b). A testing unit(130) tests the operation state of each LED package(51) in the LED package array. A cutting unit(140) removes a defective LED package or a high quality LED package from a lead frame.
Abstract translation: 目的：提供一种用于制造LED封装的装置和方法，以通过加热LED封装阵列并在高温下测试每个LED封装的操作状态来最大化LED封装的测试效率。 构成：装载单元（100）将测试目标LED封装阵列提供给加热单元（120），并且包括接收LED封装阵列的接收单元（100a，100b，100c，100d）。 加热单元包括低温加热单元（120a）和高温加热单元（120b）。 测试单元（130）测试LED封装阵列中每个LED封装（51）的工作状态。 切割单元（140）从引线框架去除有缺陷的LED封装或高质量的LED封装。
-
公开(公告)号：KR1020010001577A
公开(公告)日：2001-01-05
申请号：KR1019990020899
申请日：1999-06-07
Applicant: 삼성전자주식회사
IPC: C12Q1/68
CPC classification number: B82Y30/00 , B01J2219/00432 , B01J2219/00497 , B01J2219/00527 , B01J2219/00529 , B01J2219/00585 , B01J2219/0059 , B01J2219/00596 , B01J2219/00605 , B01J2219/00608 , B01J2219/0061 , B01J2219/00612 , B01J2219/00617 , B01J2219/00626 , B01J2219/00637 , B01J2219/00659 , B01J2219/00675 , B01J2219/00711 , B01J2219/00729 , C07B2200/11 , C07K14/003 , C40B50/14 , C40B60/14 , Y02P20/55
Abstract: PURPOSE: A method for synthesizing an oligopeptide nucleic acid probe on a solid matrix using a polymeric photoacid generator is provided which has highly simplified steps and which can effectively synthesize the heavy ionic oligopeptide nucleic acid probe compared with a conventional method such as a photoresist (PR) method and a photoacid patterned array (PPA) method used in the production of biochip. CONSTITUTION: The method for synthesizing the oligopeptide nucleic acid probe on the solid matrix using the polymeric photoacid generator comprises the steps of : (1) attaching a linker that is masked with a protecting group unstable to an acid, to the solid matrix treating surface thereof; (2) coating the solid matrix with the polymeric photoacid generator; (3) exposing the coated solid matrix to light and generating the acid to remove the protecting group unstable to the acid; (4) binding the solid matrix unmasking protecting group to each monomer of the peptide nucleic acid masked with a protecting group unstable to the acid; and (5) removing the residual polymeric photoacid generator in reaction and carrying out from step (2) to step (5) repeatedly to synthesize the desired length of the oligopeptide nucleic acid probe.
Abstract translation: 目的：提供使用聚合物光酸产生剂在固体基质上合成寡肽核酸探针的方法，其具有非常简化的步骤，并且可以有效地合成重离子寡肽核酸探针，与常规方法如光致抗蚀剂（PR ）方法和用于生产生物芯片的光致酸图案阵列（PPA）方法。 构成：使用聚合物光酸发生剂在固体基质上合成寡肽核酸探针的方法包括以下步骤：（1）将对于酸不稳定的保护基掩蔽的接头连接到其固体基质处理表面上 ; （2）用聚合物光酸发生剂涂覆固体基质; （3）将涂覆的固体基质曝光，产生酸以除去对酸不稳定的保护基团; （4）将固体基质未掩蔽保护基与用酸不稳定的保护基掩蔽的肽核酸的每个单体结合; 和（5）反应中除去残留的聚合物光酸产生剂并重复进行步骤（2）至步骤（5）以合成所需长度的寡肽核酸探针。
-
Patent Agency Ranking
公开(公告)号：KR1020010001576A
公开(公告)日：2001-01-05
申请号：KR1019990020898
申请日：1999-06-07
Applicant: 삼성전자주식회사
IPC: C07H21/00
CPC classification number: Y02P20/55
Abstract: PURPOSE: A method for synthesizing a base-containing oligomer on a solid matrix using a polymeric photoacid generator is provided which has highly simplified steps and which can effectively synthesize the oligomer compared with a conventional method such as a photoresist (PR) method and a photoacid patterned array (PPA) method used in the production of DNA chip. CONSTITUTION: The method for synthesizing the base-containing oligomer on the solid matrix using the polymeric photoacid generator comprises the steps of : (1) attaching a linker that is masked with a protecting group unstable to an acid, to the solid matrix; (2) coating the solid matrix with the polymeric photoacid generator; (3) exposing the coated solid matrix to light and generating the acid to remove the protecting group unstable to the acid; (4) binding the solid matrix unmasking protecting group to the monomer of the base-containing oligomer masked with a protecting group unstable to the acid; and (5) removing the residual polymeric photoacid generator in reaction and carrying out from step (2) to step (5) repeatedly to synthesize the desired length of the base-containing oligomer.
Abstract translation: 目的：提供一种使用聚合物光酸产生剂在固体基质上合成含碱低聚物的方法，其具有非常简化的步骤，并且可以有效地合成低聚物，与常规方法如光致抗蚀剂（PR）法和光酸 图案阵列（PPA）方法用于生产DNA芯片。 构成：使用聚合物光酸发生剂在固体基质上合成含底物的低聚物的方法包括以下步骤：（1）将用酸不稳定的保护基掩蔽的接头连接到固体基质上; （2）用聚合物光酸发生剂涂覆固体基质; （3）将涂覆的固体基质曝光，产生酸以除去对酸不稳定的保护基团; （4）将固体基质未掩蔽保护基与用酸不稳定的保护基掩蔽的含碱基低聚物的单体结合; 和（5）反应中除去残留的聚合物光酸产生剂并反复进行步骤（2）至步骤（5），以合成所需长度的含底物的低聚物。
-
公开(公告)号：KR1019990000130A
公开(公告)日：1999-01-15
申请号：KR1019970022829
申请日：1997-06-03
Applicant: 삼성전자주식회사
IPC: H04M15/00
Abstract: 가. 청구범위에 기재된 발명이 속한 기술분야
교환기에서 도수과금을 하는 방법.
나. 발명이 해결하고자 하는 기술적 과제
도수과금 시 유실될 수 있는 과금 데이터를 보존할 수 있는 방법의 제공.
다. 발명의 해결방법의 요지
교환기의 도수과금 방법이, 통화가 종료되면 과금데이터를 수신하여 도수과금 데이터인가를 검사하는 과정과, 검사결과 도수과금이 아닐 경우 상세과금 파일에 저장하는 과정과, 검사결과 도수과금일 경우 메모리에 할당된 도수과금 테이블의 존재 여부를 검사하여 메모리에 할당된 테이블이 존재할 경우 테이블의 해당 번호에 도수를 누적하여 과금하는 과정과, 메모리에 할당된 테이블이 존재하지 않을 경우 메모리에 등록되지 않은 테이블이 존재하는가를 검사하는 과정과, 검사결과 등록되지 않은 테이블이 존재하지 않을 경우 메모리의 상세과금 테이블에 저장하는 과정과, 검사결과 등록되지 않은 테이블이 존재하지 않을 경우 테이블을 할당하는 과정으로 이루어짐을 특징으로 하는 교환기에서 도수등산 과금 처리 방법.
라. 발명의 중요한 용도
교환기에서 도수 등산 과금 처리 방법.-
公开(公告)号：KR1019930019031A
公开(公告)日：1993-09-22
申请号：KR1019920002694
申请日：1992-02-21
Applicant: 삼성전자주식회사
Inventor： 김민환
IPC: H04N7/18
Abstract: 다중영상기록장치는 복수채널의 외부신호입력원의 영상신호를 간헐적으로 기록하는 감시시스템에 있어서, 복수채널로 유입되는 영상신호의 동기신호의 유무를 검출하여 동기신호가 검출되지 않는 경우 내부동기신호를 시스템 자체내에서 공급하여 입력이 없는 채널 또는 고장난 카메라가 있더라도 다른 채널에는 영향을 미치지 않으면서 복수의 영상신호를 기록할 수 있다.
-
-
-
-
-
-
-
-
Search Results
45
records
(took 0.023 seconds)
