-
公开(公告)号：KR1020100030126A
公开(公告)日：2010-03-18
申请号：KR1020080088919
申请日：2008-09-09
Applicant: 삼성전자주식회사
CPC classification number: H05K5/0026 , G06F1/18 , G06F1/185 , G06K7/0047 , H01R12/57 , H01R12/721 , H01R13/00 , H01R23/70 , H01R27/00 , H05K1/0295 , H05K1/11 , H05K1/117 , H05K1/181 , H05K3/10 , H05K3/303 , H05K3/3405 , H05K7/02 , H05K13/00 , H05K2201/09409 , H05K2201/09709 , H05K2201/09954 , H05K2201/10159 , H05K2201/10189 , H05K2201/10446 , Y10S439/946 , Y10S439/951 , Y10T29/49124 , Y10T29/49147
Abstract: PURPOSE: A memory device and an electronic device including the same are provided to develop SSD(Solid State Disk) in a short time at an affordable price. CONSTITUTION: A memory element(111) is mounted on a PCB(Printed Circuit Board)(110). The board comprises a first connection terminal set(115) having a plurality of connection terminals and a second connection terminal set(117) having a plurality of second connection terminals. An adapting connector(130) includes connector connecting terminals and interface terminal(135). The first or secondary connection terminal set is electrically connected to connector connecting terminals.
Abstract translation: 目的：提供一种存储器件和包括该存储器件的电子设备，以便以合理的价格在短时间内开发SSD（固态磁盘）。 构成：存储元件（111）安装在PCB（印刷电路板）（110）上。 该板包括具有多个连接端子的第一连接端子组（115）和具有多个第二连接端子的第二连接端子组（117）。 适配连接器（130）包括连接器连接端子和接口端子（135）。 第一或第二连接端子组电连接到连接器连接端子。
-
公开(公告)号：KR100702833B1
公开(公告)日：2007-04-03
申请号：KR1020000040144
申请日：2000-07-13
Applicant: 삼성전자주식회사
IPC: H01L21/8232
Abstract: 본 발명에서는 고속 모스트랜지스터의 제조방법을 개시한다. 본 발명에 의한 고속 모스트랜지스터의 제조방법에 의하면, N-모스트랜지스터와 P-모스트랜지스터의 게이트전극을 형성하고, 이들 게이트전극의 측벽에 스페이서를 형성하고, 이들 게이트전극을 덮을 정도의 두꺼운 두께로 평탄화막을 형성한다. 그리고 나서, 상기 N-모스트랜지스터의 게이트 디플리션현상을 방지하기 위해 N-모스트랜지스터의 게이트전극에만 선택적으로 불순물을 고농도로 이온주입함을 특징으로 한다.
본 발명에서와 같이 고속 모스트랜지스터를 제조할 경우, N-모스트랜지스터의 게이트전극에서의 디플리션현상을 억제하고 아울러 소스/드레인영역의 접합 재현성을 확보하기가 용이하여 고속 모스트랜지스터의 신뢰성 향상을 이룩할 수 있게 된다.-
公开(公告)号：KR1020010027381A
公开(公告)日：2001-04-06
申请号：KR1019990039085
申请日：1999-09-13
Applicant: 삼성전자주식회사
IPC: H01L21/3205
Abstract: PURPOSE: A method for manufacturing a conductive layer of a semiconductor device using a damascene process is provided to prevent a bridge phenomenon between adjacent conductive layers even though a scratch is generated during a chemical mechanical polishing(CMP) process, by forming an insulating layer on a sidewall of a conductive layer. CONSTITUTION: The first interlayer dielectric(130) is formed on a semiconductor substrate(100). The first interlayer dielectric is planarized to perform a chemical mechanical polishing(CMP) process. A hole is formed in the first interlayer dielectric by a photolithography process. The first insulating layer(160) is formed on a sidewall of the hole. The first conductive layer(170) is formed on the first interlayer dielectric and the first insulating layer in the hole. The first conductive layer is planarized to expose the surface of the first interlayer dielectric by a CMP process. The second interlayer dielectric(190) is formed on the first interlayer dielectric and the first conductive layer. A contact hole(200) penetrating the second and first interlayer dielectrics is formed by a photolithography process. The second insulating layer(210) is formed on a sidewall of the contact hole. The second conductive layer(220) is formed on the second insulating layer to completely fill the contact hole.
Abstract translation: 目的：提供一种使用镶嵌工艺制造半导体器件的导电层的方法，以防止在化学机械抛光（CMP）工艺期间产生划痕的相邻导电层之间的桥接现象，通过在绝缘层上形成绝缘层 导电层的侧壁。 构成：第一层间电介质（130）形成在半导体衬底（100）上。 将第一层间电介质平坦化以进行化学机械抛光（CMP）工艺。 通过光刻工艺在第一层间电介质中形成孔。 第一绝缘层（160）形成在孔的侧壁上。 第一导电层（170）形成在孔中的第一层间电介质和第一绝缘层上。 平面化第一导电层以通过CMP工艺暴露第一层间电介质的表面。 第二层间电介质（190）形成在第一层间电介质和第一导电层上。 通过光刻工艺形成穿透第二和第
一层间电介质的接触孔（200）。 第二绝缘层（210）形成在接触孔的侧壁上。 第二导电层（220）形成在第二绝缘层上，以完全填充接触孔。-
公开(公告)号：KR1020010002111A
公开(公告)日：2001-01-05
申请号：KR1019990021748
申请日：1999-06-11
Applicant: 삼성전자주식회사
IPC: G02F1/1335
Abstract: PURPOSE: A backlight integrated LCD(Liquid Crystal Display) panel using a flat lamp is provided to obtain the same efficiency and to reduce a weight and a space. CONSTITUTION: A backlight integrated LCD panel comprises upper/middle/lower glass substrates(51,71,83). A liquid crystal panel is formed by the upper/middle plates. A flat lamp is formed by the middle/lower plates. The liquid crystal panel is a COA(Color filter On Array) type in which a color filter layer(55) is formed on a TFT(Thin Film Transistor)(53). A fluorescent discharge tube panel is used as the flat lamp. The TFT glass substrate is arranged as the upper plate. The glass substrate containing a common electrode(69) is arranged as the middle plate. Polarizing plates(66,67) to form the liquid crystal panel are located on the middle/upper plates.
Abstract translation: 目的：提供使用平板灯的背光集成LCD（液晶显示器）面板以获得相同的效率并减轻重量和空间。 构成：背光集成LCD面板包括上/中/下玻璃基板（51,71,83）。 液晶面板由上/中板形成。 平板灯由中/下板形成。 液晶面板是在TFT（薄膜晶体管）（53）上形成滤色器层（55）的COA（彩色滤光器阵列）型。 荧光放电管面板用作平面灯。 TFT玻璃基板配置为上板。 将含有公共电极（69）的玻璃基板配置为中间板。 形成液晶面板的偏光板（66,67）位于中/上板上。
-
公开(公告)号：KR1019990080238A
公开(公告)日：1999-11-05
申请号：KR1019980013326
申请日：1998-04-14
Applicant: 삼성전자주식회사
IPC: H01L21/027
Abstract: 화학기계적 연마를 위한 레티클을 개시한다.이 레티클은 메인 칩 영역과 테그 패턴 영역과 블라인드 패턴 영역을 구비하는 레티클에 있어서, 상기 메인 칩 영역과 테그 패턴 영역 사이에 더미 패턴 영역을 더 구비하여 웨이퍼 상의 패턴 밀도가 균일하게 유지되도록 한다.
이 때, 상기 메인 칩 영역의 길이는 상기 테그 영역의 길이와 상기 더미 패턴 영역의 길이의 합의 정수배가 되도록 한다.-
Patent Agency Ranking
公开(公告)号：KR1019990051396A
公开(公告)日：1999-07-05
申请号：KR1019970070713
申请日：1997-12-19
Applicant: 삼성전자주식회사
IPC: H01L29/40
Abstract: 본 발명의 반도체 장치의 제조방법은 반도체 기판 상에 게이트 절연막 및 제1 도전막 패턴을 형성하는 단계와, 상기 제1 도전막 패턴이 형성된 반도체 기판의 전면에 제1 절연막을 형성하는 단계와, 상기 제1 절연막이 형성된 반도체 기판의 전면에 제2 절연막을 형성하는 단계와, 상기 제1 절연막 및 제2 절연막을 등방성 전면 식각하여 상기 게이트 절연막 및 제1 도전막 패턴의 양측벽에 제1 절연막 패턴 및 스페이서를 형성하는 단계와, 상기 제1 절연막 패턴를 더 식각하여 상기 제1 도전막 패턴과 스페이서 간에 빈 공간을 형성하는 단계와, 상기 제1 도전막 패턴의 상면과 상기 빈공간에 금속 실리사이드 패턴을 형성하는 단계를 포함한다. 이로써,본 발명의 반도체 장치는 제1 도전막 패턴의 상면뿐만 아니라 측면에도 금속 실리사이드 패턴이 형성되어 있기 때문에 전기 전도성을 향상시킬 수 있어 배선층이 낮은 저항을 갖게 된다.
-
公开(公告)号：KR100496859B1
公开(公告)日：2005-06-22
申请号：KR1020020047870
申请日：2002-08-13
Applicant: 삼성전자주식회사
IPC: G01R31/28
CPC classification number: G01R31/3172 , G01R31/31701
Abstract: 본 발명은 정상적인 동작상태에서 직류전압성분의 신호가 인가되는 핀을 이용한 기능모드 설정에 관한 것으로서, 상기 핀에 교류신호를 인가하는 신호원과; 상기 핀을 통하여 공급되는 교류신호를 디지탈신호로 변환하는 버퍼와; 상기 디지탈신호의 주파수를 검출한 다음 소정의 검출신호를 출력하는 디지탈검출기를 포함한다. 상기 검출신호는 상기 디지탈신호가 소정의 주파수 이상일 때 활성화되며, 소정의 기능모드를 설정하는 신호로 이용된다. 다수의 기능모드신호들을 만들기 위하여 레지스터들 또는 차동증폭기와 디코더를 사용한다.
-
公开(公告)号：KR1020030012967A
公开(公告)日：2003-02-14
申请号：KR1020010047235
申请日：2001-08-06
Applicant: 삼성전자주식회사
Inventor： 김홍균
IPC: G02F1/136
Abstract: PURPOSE: A liquid crystal display device is provided to prevent the light leakage toward non-transmission areas and the scattering of incident light in a liquid crystal display panel, thereby improving the light efficiency. CONSTITUTION: A liquid crystal display device with improved light efficiency includes gate electrodes formed on a substrate, a gate insulating film formed on the gate electrodes and the substrate, an active layer formed on the gate insulating film on the gate electrodes, first and second electrodes formed on the gate insulating film and overlapping both edges of the active layer, an interlayer insulating film formed on the first and second electrodes and the gate insulating film and having contact holes for exposing the second electrodes, pixel electrodes(116) formed on the interlayer insulating film, connected to the second electrodes via the contact holes and inclined by a predetermined inclination angle at edge parts, and an alignment film(118) formed on the pixel electrodes and the interlayer insulating film, wherein a micro lens(M1) is formed for focussing incident light to the inclined edge parts of the pixel electrodes by the difference of refraction index between the pixel electrodes and the alignment film.
Abstract translation: 目的：提供一种液晶显示装置，以防止液体显示面板中的透射区域的光泄漏和入射光的散射，从而提高光效。 构成：具有提高的光效率的液晶显示装置包括形成在基板上的栅极电极，形成在栅极电极和基板上的栅极绝缘膜，形成在栅电极上的栅极绝缘膜上的有源层，第一和第二电极 形成在栅极绝缘膜上并且与有源层的两个边缘重叠，形成在第一和第二电极上的层间绝缘膜和栅极绝缘膜，并具有用于暴露第二电极的接触孔，形成在中间层上的像素电极（116） 绝缘膜，通过接触孔与第二电极连接并在边缘部分倾斜预定的倾斜角;以及形成在像素电极和层间绝缘膜上的取向膜（118），其中形成微透镜（M1） 用于通过像素电极之间的折射率差将入射光聚焦到像素电极的倾斜边缘部分 trodes和对齐膜。
-
公开(公告)号：KR1020020006764A
公开(公告)日：2002-01-26
申请号：KR1020000040144
申请日：2000-07-13
Applicant: 삼성전자주식회사
IPC: H01L21/8232
Abstract: PURPOSE: A method for fabricating a high-speed transistor is provided to restrain a gate depletion phenomenon in a gate electrode of high density by implanting dopants of high density to a gate electrode of an NMOS transistor, selectively. CONSTITUTION: An N well region(11) and a P well region(13) are formed on a P type silicon substrate(10). An isolation oxide layer(15) is formed on a part of the N well region(11) and a part of the P well region(13). A gate oxide layer(17) is grown on the N well region(11) and the P well region(13). A polysilicon layer is deposited on the silicon substrate(10). A pattern of the first gate electrode(33) is formed on a part of the gate oxide layer(17) of the P well region(13). A pattern of the second gate electrode(35) is formed on a part of the gate oxide layer(17) of the N well region(11). The first and the second electrodes(33,35) are formed thereon. A nitride layer is deposited on the silicon substrate(10). A spacer(37) is formed at sidewalls of the first and the second gate electrodes(33,35). A salicide layer(39) is deposited on the first and the second gate electrodes(33,35) and a source/drain region of the first and the second MOS transistors. A planarization layer(41) is deposited on the silicon substrate(10). The planarization layer(41) of the P well region(13) is exposed. A pattern of a photo-resist layer(43) is formed on the remaining planarization layer(41). N type dopants are implanted into the first gate electrode(33). The pattern of the photo-resist layer(43) is removed. An insulating layer is deposited on the planarization layer(41).
Abstract translation: 目的：提供一种用于制造高速晶体管的方法，用于通过选择性地将NMOS晶体管的栅电极注入高密度的掺杂剂来抑制高密度栅电极中的栅耗尽现象。 构成：在P型硅衬底（10）上形成N阱区（11）和P阱区（13）。 隔离氧化物层（15）形成在N阱区域（11）的一部分和P阱区域（13）的一部分上。 栅极氧化物层（17）生长在N阱区域（11）和P阱区域（13）上。 在硅衬底（10）上沉积多晶硅层。 第一栅电极（33）的图案形成在P阱区域（13）的栅极氧化物层（17）的一部分上。 在N阱区域（11）的栅极氧化物层（17）的一部分上形成第二栅电极（35）的图案。 第一和第二电极（33,35）形成在其上。 氮化物层沉积在硅衬底（10）上。 间隔物（37）形成在第一和第二栅电极（33,35）的侧壁处。 在第一和第二栅电极（33,35）和第一和第二MOS晶体管的源极/漏极区域上沉积自对准硅层（39）。 平坦化层（41）沉积在硅衬底（10）上。 露出P阱区域（13）的平坦化层（41）。 在剩余的平坦化层（41）上形成光致抗蚀剂层（43）的图案。 将N型掺杂剂注入到第一栅电极（33）中。 去除光致抗蚀剂层（43）的图案。 绝缘层沉积在平坦化层（41）上。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.023 seconds)
