-
公开(公告)号：KR100843216B1
公开(公告)日：2008-07-02
申请号：KR1020060125656
申请日：2006-12-11
Applicant: 삼성전자주식회사
CPC classification number: H01C1/144 , H01C1/01 , H01C7/18 , H05K3/3436 , H05K3/3442 , H05K2201/09172 , H05K2201/10045 , Y02P70/613
Abstract: 솔더볼 접합이 가능한 칩 네트워크 저항기 및 이를 포함하는 반도체 모듈에 관해 개시한다. 이를 위해 본 발명은 칩 네트워크 저항기가 인쇄회로기판에 실장된 후, 외부 전극이 바깥으로 노출되지 않으며, 측면 접합 방식이 아닌 저항기 몸체의 하부면을 통해 인쇄회로기판과 접합되는 구조의 솔더볼 접합이 가능한 칩 네트워크 저항기 및 이를 포함하는 반도체 모듈을 제공한다. 이에 따라 칩 네트워크 저항기에서 발생하는 전극의 벗겨짐(peeling), 몸체 깨짐(body broken)을 억제하고 신뢰도 검사에서 솔더 접합 신뢰도(solder joint reliability)를 개선할 수 있다.
칩 네트워크 저항기, 솔더 접합 신뢰도, 반도체 모듈.-
公开(公告)号：KR1020080042401A
公开(公告)日：2008-05-15
申请号：KR1020060110766
申请日：2006-11-10
Applicant: 삼성전자주식회사
CPC classification number: H05K3/303 , H05K2201/0305 , H05K2201/09781 , H05K2201/10689 , H05K2201/2036 , Y02P70/613
Abstract: A semiconductor apparatus and a method for manufacturing the same are provided to improve thermal and mechanical reliability between a lead and a land by forming a gap maintaining member between a main frame and a circuit substrate of a semiconductor package. A semiconductor package(110) has a lead(113). A circuit substrate(120) has a first land(121) electrically connected to the lead. A gap maintaining member(150) is disposed between the circuit substrate and a main frame to maintain a gap between the lead and the first land. A conductive member(130) is disposed between the lead and the first land. The conductive member electrically connects the lead to the first land. The conductive member and the gap maintaining member include solders. The conductive member and the gap maintaining member include different materials. The circuit substrate includes a second land(123) for supporting the gap maintaining member.
Abstract translation: 提供半导体装置及其制造方法，以通过在半导体封装的主框架和电路基板之间形成间隙保持构件来提高引线与焊盘之间的热和机械可靠性。 半导体封装（110）具有引线（113）。 电路基板（120）具有与引线电连接的第一焊盘（121）。 间隙保持构件（150）设置在电路基板和主框架之间，以保持引线与第一焊盘之间的间隙。 导电构件（130）设置在引线与第一焊盘之间。 导电部件将引线电连接到第一焊盘。 导电构件和间隙保持构件包括焊料。 导电构件和间隙保持构件包括不同的材料。 电路基板包括用于支撑间隙保持构件的第二平台（123）。
-
公开(公告)号：KR100825780B1
公开(公告)日：2008-04-29
申请号：KR1020060096401
申请日：2006-09-29
Applicant: 삼성전자주식회사
CPC classification number: H01L23/49582 , H01L25/105 , H01L2225/1029 , H01L2225/1058 , H01L2924/0002 , H01L2924/00
Abstract: 반도체 모듈에 양호하게 접속될 수 있는 리드프레임형 적층 패키지 및 그 제조방법을 개시한다. 본 발명에 따른 리드프레임형 적층 패키지는 상부 패키지의 리드와 하부 패키지의 리드를 레이저 솔더링에 의하여 접합하여 형성한다. 상하 패키지의 리드를 솔더에 담그지 않고 솔더볼에 의하여 접합하므로 솔더 디핑에 의해 발생하는 리드의 도금층의 손실이 없어 하부 패키지의 리드를 반도체 모듈 기판의 접속패드에 접속할 때 솔더링 불량없이 양호하게 접속할 수 있다.
리드프레임형 적층 패키지, 레이저 솔더링-
公开(公告)号：KR100809698B1
公开(公告)日：2008-03-06
申请号：KR1020060078917
申请日：2006-08-21
Applicant: 삼성전자주식회사
CPC classification number: H01L21/4853 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/81 , H01L2224/03828 , H01L2224/0554 , H01L2224/05567 , H01L2224/05573 , H01L2224/05609 , H01L2224/05611 , H01L2224/05613 , H01L2224/05616 , H01L2224/05624 , H01L2224/05639 , H01L2224/05644 , H01L2224/05647 , H01L2224/05655 , H01L2224/05669 , H01L2224/111 , H01L2224/11334 , H01L2224/13099 , H01L2224/131 , H01L2224/1369 , H01L2224/16 , H01L2224/81011 , H01L2224/81191 , H01L2224/81193 , H01L2224/81801 , H01L2224/83102 , H01L2224/92125 , H01L2924/0001 , H01L2924/00014 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01049 , H01L2924/0105 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/351 , H05K3/4015 , H01L2924/0665 , H01L2924/00 , H01L2924/013 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
Abstract: 반도체 소자 실장 구조체 및 반도체 소자 실장 방법을 제공한다. 상기 실장 구조체는 단자 패드를 구비하는 배선 기판을 갖는다. 상기 배선 기판 상부에 상기 단자 패드를 바라보는 면 상에 볼 패드를 구비하는 소자 기판이 위치한다. 상기 배선 기판과 상기 소자 기판 사이에 상기 단자 패드와 상기 볼 패드를 접속시키는 솔더 볼이 배치된다. 상기 솔더 볼을 상기 볼 패드에 접속시키는 에폭시 수지계의 제1 솔더링 플럭스(soldering flux)가 배치된다. 상기 배선 기판과 상기 소자 기판 사이에 상기 솔더 볼 및 상기 솔더링 플럭스를 매몰하는 언더 필 수지(under fill resin)층이 배치된다. 이러한 실장 구조체는 솔더 볼을 볼 패드 상에 접속시키는 솔더링 플럭스로 에폭시 수지계 플럭스를 사용함으로써, 온도변화에 따라 상기 소자 기판에 열적 변형이 발생하는 경우에도 상기 솔더 볼과 상기 볼 패드 사이의 솔더링 부위(solder joint)의 크랙을 방지할 수 있다.
-
公开(公告)号：KR1020070082136A
公开(公告)日：2007-08-21
申请号：KR1020060014542
申请日：2006-02-15
Applicant: 삼성전자주식회사
CPC classification number: H01L23/49816 , H01L23/495 , H01L25/0655 , H01L2224/03914
Abstract: A semiconductor module having an auxiliary board is provided to increase easily a capacity of the semiconductor module by mounting vertical mounting-type semiconductor elements of various shapes on the auxiliary substrate. An auxiliary board(150) is mounted on one surface or both surfaces of a module board(180) via external connection terminals formed on a bottom surface of the auxiliary board, and is has a size smaller than that of the module board. At least one vertical mounting-type semiconductor element is mounted on an upper surface of the auxiliary board. The external connection terminal of the auxiliary board comprises a solder ball(155).
Abstract translation: 提供具有辅助板的半导体模块，通过在辅助基板上安装各种形状的垂直安装型半导体元件来容易地增加半导体模块的容量。 辅助板（150）通过形成在辅助板的底面上的外部连接端子安装在模块板（180）的一个表面或两个表面上，并且具有比模块板的尺寸小的尺寸。 至少一个垂直安装型半导体元件安装在辅助板的上表面上。 辅助板的外部连接端子包括焊球（155）。
-
Patent Agency Ranking
公开(公告)号：KR1020070073366A
公开(公告)日：2007-07-10
申请号：KR1020060001150
申请日：2006-01-05
Applicant: 삼성전자주식회사
IPC: H01L23/12
CPC classification number: H01L2924/15311 , H01L25/074 , H01L23/36 , H01L24/10 , H01L2224/81205
Abstract: A multi-stack package and a method for manufacturing the same are provided to secure good operational performance by minimizing effectively deterioration, deformation, and damage thereof. A second package(120) is arranged on an upper surface of a first package(110). A first bump(151) is formed on an upper surface of the first package. A second bump(152) is formed on a lower surface of the second package and is pressed onto the first bump. The second bump is positioned on the same axis as the axis of the first bump in order to connect electrically the first and second packages to each other. A third bump(153) is formed on a lower surface of the first package in order to be positioned on a vertical axis.
Abstract translation: 提供了一种多堆叠包装及其制造方法，用于通过最小化有效地使其劣化，变形和损坏来确保良好的操作性能。 第二包装（120）布置在第一包装（110）的上表面上。 第一凸起（151）形成在第一包装的上表面上。 第二凸起（152）形成在第二包装的下表面上并被压在第一凸起上。 第二凸起位于与第一凸块的轴线相同的轴上，以便将第一和第二包装物彼此电连接。 第三凸起（153）形成在第一包装的下表面上以便被定位在垂直轴上。
-
公开(公告)号：KR1020070049822A
公开(公告)日：2007-05-14
申请号：KR1020050107016
申请日：2005-11-09
Applicant: 삼성전자주식회사
Abstract: 인쇄회로기판을 제조함에 있어서, 패드막을 포함하는 인쇄회로기판용 적층판 및 이를 이용한 인쇄회로기판의 제조 방법이 제공된다. 본 발명은 패드막을 포함하는 인쇄회로기판용 적층판을 준비하는 단계를 구비한다. 그리고 상기 인쇄회로기판용 적층판 위에 식각방지막 패턴을 형성하는 단계와, 상기 식각방지막 패턴으로부터 노출된 상기 패드막을 식각한 후 상기 식각방지막을 제거하는 단계 및 솔더레지스트 패턴을 형성하는 단계를 구비한다. 본 발명에 따르면, 종래의 인쇄회로기판 제조 공정에서 문제가 되었던 블랙 패드 현상이 방지되고 솔더의 젖음성과 신뢰성을 유지할 수 있다.
인쇄회로기판, 동박적층판-
公开(公告)号：KR1020070000743A
公开(公告)日：2007-01-03
申请号：KR1020050056319
申请日：2005-06-28
Applicant: 삼성전자주식회사
IPC: H01L23/50 , H01L23/52 , H01L21/304
CPC classification number: H01L2224/10
Abstract: A memory module assembling method for preventing contamination on an external terminal of a module substrate is provided to improve reliability of electrical connection between a memory module and an external system by preventing contamination on the external terminal of the module substrate effectively. An external terminal cleaning process is performed to remove first contaminants from an external terminal of a module substrate. An attachment process is performed to attach a protective tape on the external terminal of the module substrate. A mounting process is performed to mount electronic components on one surface of the module substrate by using a reflow soldering method. A removal process is performed to remove the protective tape from the external terminal.
Abstract translation: 提供了一种用于防止模块基板的外部端子上的污染的存储模块组装方法，以通过有效地防止模块基板的外部端子上的污染来提高存储器模块和外部系统之间的电连接的可靠性。 执行外部终端清洁处理以从模块基板的外部端子去除第一污染物。 执行附接处理以将保护带附接到模块基板的外部端子上。 通过使用回流焊接方法进行安装工艺以将电子部件安装在模块基板的一个表面上。 执行去除处理以从外部端子去除保护带。
-
公开(公告)号：KR100621437B1
公开(公告)日：2006-09-08
申请号：KR1020050061252
申请日：2005-07-07
Applicant: 삼성전자주식회사
IPC: H01L21/60
CPC classification number: H01L2924/3511
Abstract: 본 발명은 반도체 패키지를 실장 기판에 실장한 후 또는 단위 패키지를 적층하여 적층 패키지를 제조한 후 쉽게 분리하여 수리 공정을 진행할 수 있는 수리가 쉬운 반도체 패키지의 기판 실장 구조, 적층 패키지 및 반도체 패키지에 관한 것이다. 반도체 패키지를 실장 기판에 실장 할 때, 단위 패키지를 적층하여 적층 패키지로 구현할 때 그리고 반도체 패키지를 모듈용 기판에 실장하여 반도체 모듈로 구현할 때, 상호간에 전기적으로 연결하기 위해서 솔더 접합 방법을 사용하기 때문에, 열적 스트레스에 따른 문제와 수리 공정이 쉽지 않은 문제가 발생된다. 본 발명은 상호간의 전기적 연결 수단으로 기계적인 접촉에 의해 전기적 연결이 가능한 연결 부재를 개재하고, 그 연결된 상태를 고정 부재로 구속함으로써, 연결 부재를 통한 상호간의 전기적 연결이 가능하기 때문에 종래의 솔더 접합 공정에 수반되는 열적 스트레스에 따른 문제를 해소할 수 있다. 그리고 수리 공정시 고정 부재의 구속된 상태를 해제함으로써, 열적 스트레스를 작용하지 않으면서 실장 기판에서 반도체 패키지를 쉽게 분리할 수 있고, 적층 패키지에서 단위 패키지를 쉽게 분리할 수 있고, 모듈용 기판에서 반도체 패키지를 쉽게 분리할 수 있다.
수리, 열적 스트레스, 도전성 고무판, 압력 전도성 고무, 접촉-
公开(公告)号：KR1020060007849A
公开(公告)日：2006-01-26
申请号：KR1020040057248
申请日：2004-07-22
Applicant: 삼성전자주식회사
Inventor： 방효재
IPC: H01L23/28
CPC classification number: H01L24/27 , H01L23/49524 , H01L24/83 , H01L24/86
Abstract: 본 발명은 열 유도 접착제를 이용한 반도체 모듈 조립 방법에 관한 것이다. 모듈 기판을 지그에 고정시키는 접착 테이프는 열에 무관하게 접착성을 나타내는 하부 접착층과 상온에서 접착성을 가지고 일정 온도 이상에서 접착성을 잃는 상부 접착층으로 구성된다. 접착 테이프는 하부 접착층을 통하여 지그 위에 부착되고, 모듈 기판은 상온에서 상부 접착층에 접착된다. 모듈 기판에 솔더 페이스트를 인쇄하고 제품을 실장한 후 리플로우할 때 상부 접착층은 리플로우 열에 의하여 접착성을 잃어버리므로, 모듈 기판은 상부 접착층으로부터 자연적으로 분리되고 따라서 자동으로 모듈 기판의 언로딩을 진행할 수 있다. 본 발명은 모듈 기판의 양면에 제품을 실장하는 전 조립 공정을 자동화하여 단일 라인으로 구현할 수 있고 작업 효율과 생산성을 높일 수 있다.
반도체 모듈(module), 지그(jig), 접착 테이프(adhesive tape), 열 유도 접착제(thermal induced adhesive), 솔더 리플로우(solder reflow)
-
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.024 seconds)
