-
公开(公告)号：KR101221067B1
公开(公告)日：2013-01-11
申请号：KR1020060012602
申请日：2006-02-09
Applicant: 삼성전자주식회사
IPC: H01S5/22
CPC classification number: H01S5/2231 , B82Y20/00 , H01S5/0422 , H01S5/0425 , H01S5/2009 , H01S5/2214 , H01S5/3216 , H01S5/34333
Abstract: 전류의 주입구조가 개선된 리지 도파형 반도체 레이저 다이오드가 개시되어 있다.
이 개시된 리지 도파형 반도체 레이저 다이오드는 기판 위에 순차적으로 형성된 하부 멀티 반도체층, 활성층, 리지부를 구비한 상부 멀티 반도체층 및 상부 전극을 포함하는 것으로서, 상부 전극은 리지부의 적어도 일 측면부를 포함하는 영역을 덮는다.
이러한 구조에 의하면, 리지부의 측면을 통하여 전류가 주입되므로 주입저항이 낮아 동작 전압 및 동작전력에 유리하며, 리지부의 양 측면부에 금속이 접하므로 열방출에 유리하게 된다.-
公开(公告)号：KR1020120083663A
公开(公告)日：2012-07-26
申请号：KR1020110004925
申请日：2011-01-18
Applicant: 삼성전자주식회사
IPC: H01L33/36
CPC classification number: H01L33/62 , H01L24/11 , H01L33/38 , H01L33/44 , H01L2224/0401 , H01L2933/0016
Abstract: PURPOSE: Bumps for light emitting device and fabrication method thereof are provided to reduce processing steps and costs by directly forming bumps with a UBM layer on a metal pad of an emitting element including Ti group metal materials. CONSTITUTION: An emitting element (110) where a transparent substrate (111), first semiconductor layer (112), active layer (113), and second semiconductor layer (114) are includes electrode pads (115,116,117) including Ti group metal materials. A passivation layer(120) is formed to expose an electrode pad on the emitting element. A bump(130) which is either a shoulder or cupper pillar bump is formed on the exposed electrode pad through the passivation layer.
Abstract translation: 目的：提供用于发光器件的冲击件及其制造方法，以通过在包括Ti族金属材料的发光元件的金属焊盘上直接与UBM层形成凸块来减少加工步骤和成本。 构成：透明基板（111），第一半导体层（112），有源层（113）和第二半导体层（114）的发光元件（110）包括包括Ti族金属材料的电极焊盘（115,116,117）。 形成钝化层（120）以暴露发射元件上的电极焊盘。 通过钝化层在暴露的电极焊盘上形成凸起（130），其是肩部或杯形突起。
-
公开(公告)号：KR1020110130757A
公开(公告)日：2011-12-06
申请号：KR1020100050235
申请日：2010-05-28
Applicant: 삼성전자주식회사
Abstract: PURPOSE: An individualization method and an individualization apparatus of an LED package are provided to reduce the repairing time of a cut surface by reducing the breakage of the cut surface. CONSTITUTION: An individualization method of an LED package is as follows. A wafer, in which multiple Light Emitting Diode packages are arranged is prepared(S300). The top of the wafer is diced by allowing a first laser generator arranged on the wafer to irradiate a laser along boundaries of the LED packages(S310). The bottom of the wafer is diced by allowing a second laser generator arranged on the wafer to irradiate a laser along the boundaries of the LED packages(S320).
Abstract translation: 目的：提供LED封装的个性化方法和个性化装置，通过减少切割表面的断裂来减少切割表面的修复时间。 构成：LED封装的个性化方法如下。 准备配置有多个发光二极管封装的晶片（S300）。 通过允许布置在晶片上的第一激光发生器沿着LED封装的边界照射激光来切割晶片的顶部（S310）。 通过允许布置在晶片上的第二激光发生器沿着LED封装的边界照射激光来切割晶片的底部（S320）。
-
公开(公告)号：KR1020110103685A
公开(公告)日：2011-09-21
申请号：KR1020100022864
申请日：2010-03-15
Applicant: 삼성전자주식회사
Abstract: 광원 모듈 및 이를 구비하는 조명 장치가 제공된다.
본 발명의 실시예에 따른 광원 모듈은 캐비티를 구비하는 본체부; 상기 캐비티 내에 실장되는 발광소자; 상기 캐비티를 덮도록 상기 본체부 상면에 구비되는 렌즈부; 및 상기 렌즈부 하면에 형성되며, 복수의 형광층을 구비하는 광변환부;를 포함할 수 있다.-
公开(公告)号：KR1020110102061A
公开(公告)日：2011-09-16
申请号：KR1020100021503
申请日：2010-03-10
Applicant: 삼성전자주식회사
CPC classification number: H01L33/502 , H01L33/06 , H01L33/22 , H01L33/32 , H01L2933/0041 , H01L2933/0091
Abstract: 본 발명의 일 측면에 따른 LED 소자는, 기판; 상기 기판 상에서 스트라이프 패턴으로 형성되며, 상기 스트라이프 패턴의 길이 방향에 수직으로 자른 단면이 나노로드 형상이고, 상기 나노로드 형상의 단면에서 코어부를 이루는 제1 도전형 반도체층과 상기 제1 도전형 반도체층을 순차적으로 덮어 쉘부를 이루는 활성층 및 제2 도전형 반도체층을 포함하는 하나 이상의 질화물 반도체 발광 구조물; 상기 발광 구조물의 측면에 형성되며, 상기 발광 구조물의 방출광을 제1 파장으로 변환하는 제1 파장변환부; 및 상기 발광 구조물의 상면에 형성되며, 상기 발광 구조물의 방출광을 상기 제1 파장과 다른 제2 파장으로 변환하는 제2 파장변환부를 포함한다.
-
Patent Agency Ranking
公开(公告)号：KR1020080035217A
公开(公告)日：2008-04-23
申请号：KR1020060101579
申请日：2006-10-18
Applicant: 삼성전자주식회사
IPC: H01L31/02
CPC classification number: H01L33/02 , B82Y20/00 , H01L33/06 , H01L33/32 , H01S5/0014 , H01S5/2004 , H01S5/2009 , H01S5/321 , H01S5/3213 , H01S5/3403 , H01S5/3406 , H01S5/34333
Abstract: A semiconductor opto-electronic device is provided to improve inner quantum efficiency by effectively increasing optical confinement effect and by reducing internal loss. An active layer is composed of a quantum well and a barrier layer. Upper and lower wave guide layers are formed on and under the active layer. Upper and lower clad layers are formed on and under the upper and lower wave guide layers. The stacked layers are supported by a substrate. Upper and lower optical confinement layers are formed between the active layer and the upper and lower wave guide layers. The upper optical confinement layer has a small energy gap as compared with the upper wave guide layer and an energy gap not smaller than that of the barrier layer. The lower optical confinement layer has a small energy gap as compared with the lower wave guide layer and an energy gap not greater than that of the barrier layer. An electron blocking layer can be interposed between the upper wave guide layer and the upper optical confinement layer positioned under the upper wave guide layer.
Abstract translation: 提供了一种半导体光电器件，通过有效增加光限制效应和减少内部损耗来提高内量子效率。 有源层由量子阱和阻挡层组成。 上下波导层形成在有源层上和下方。 上和下包层形成在上下波导层上和下。 堆叠的层由衬底支撑。 在有源层和上下波导层之间形成上和下光限制层。 上光限制层与上波导层相比具有小的能隙，能隙不小于阻挡层的能隙。 下部光学限制层与下部波导层相比具有小的能隙，能隙不大于阻挡层的能隙。 电子阻挡层可以位于上波导层和位于上波导层下方的上光限制层之间。
-
公开(公告)号：KR100818269B1
公开(公告)日：2008-04-01
申请号：KR1020060057089
申请日：2006-06-23
Applicant: 삼성전자주식회사
IPC: H01L33/06
CPC classification number: H01S5/34333 , B82Y20/00 , H01L33/02 , H01L33/06 , H01L33/32 , H01S5/2009 , H01S5/3072
Abstract: 본 발명은 활성층을 포함하는 질화물 반도체 발광소자에 관한 것으로, 보다 상세하게는 n형 반도체층과 p형 반도체층 사이에 활성층이 형성된 발광소자로서, 상기 활성층은, In
x1 Ga
(1-x1) N ( 0 x2 Ga
(1-x2) N ( 0≤x2-
公开(公告)号：KR1020080006745A
公开(公告)日：2008-01-17
申请号：KR1020060065861
申请日：2006-07-13
Applicant: 삼성전자주식회사
IPC: H01L33/06
Abstract: A nitride-based semiconductor light emitting device and a method for manufacturing the same are provided to enhance an optical output and light emitting characteristics of an active layer by introducing a diffusion barrier layer between a quantum well layer and a barrier layer adjacent to the quantum well layer. A nitride-based semiconductor light emitting device comprises a substrate(10), an n type semiconductor layer(20), an active layer(30), and a p type semiconductor layer(40). The active layer includes a first barrier layer(32) including InxGa(1-x)N(0.01
Abstract translation: 提供一种氮化物基半导体发光器件及其制造方法，用于通过在与量子阱相邻的量子阱层和势垒层之间引入扩散阻挡层来增强有源层的光输出和发光特性 层。 氮化物系半导体发光器件包括衬底（10），n型半导体层（20），有源层（30）和p型半导体层（40）。 有源层包括形成在n型半导体层上的包含In x Ga（1-x）N（0.01 <= x <= 0.05）的第一阻挡层，包括InyGa（1-y）的第一扩散阻挡层 ）形成在第一阻挡层上的N（0.01 <= y <= 0.05），包括InzGa（1-z）N（0.25≤z≤0.35）的量子阱层（35），第二扩散阻挡层 ），包括在量子阱层上形成的InyGa（1-y）N（0 <= y <= 0.01）和包含In x Ga（1-x）N（0.01≤x≤0.05）的第二阻挡层， 形成在第二扩散阻挡层上。 形成第一和第二扩散阻挡层以抑制In元素在量子阱层与第一和第二势垒层之间的相互扩散。
-
公开(公告)号：KR1020070042766A
公开(公告)日：2007-04-24
申请号：KR1020050098724
申请日：2005-10-19
Applicant: 삼성전자주식회사
IPC: H01S5/30
CPC classification number: H01S5/22 , B82Y20/00 , H01S5/0213 , H01S5/16 , H01S5/2201 , H01S5/34333 , H01S2304/12
Abstract: 공진미러면(cavity mirror plane)에서의 광학적 흡수가 최소화되고 공진미러면의 표면거칠기가 향상된 구조를 갖는 질화물계 반도체 레이저 다이오드의 제조방법이 개시된다. 본 발명에 따른 질화물계 반도체 레이저 다이오드의 제조방법은, (0001) GaN 기판면 위에 상호 레이저 공진길이만큼의 이격거리를 유지하는 적어도 두 개의 마스크를 방향의 스트라이프 패턴으로 형성하는 단계, 상기 마스크 사이의 GaN 기판면 위에 n-GaN층을 성장시킴으로써, 상기 n-GaN층의 (1-100)면측 양단부가 타영역 보다 상대적으로 두껍게 성장되도록 하는 단계, 상기 n-GaN층 위에 순차적으로 n-클래드층과 활성층 및 p-클래드층을 적층함으로써, 상기 활성층으로부터 발생된 레이저광이 상기 활성층과 측방향으로 얼라인되게 배치된 n-클래드층 영역을 통과하여 발진하는 측면발광 레이저공진구조체를 형성하는 단계 및 상기 레이저공진구조체의 (1-100)면측을 에칭하여 공진미러면을 형성하는 단계를 포함한다.
-
公开(公告)号：KR101766298B1
公开(公告)日：2017-08-08
申请号：KR1020110029029
申请日：2011-03-30
Applicant: 삼성전자주식회사
IPC: H01L33/36
CPC classification number: H01L33/0079 , H01L33/007 , H01L33/0075 , H01L33/22 , H01L33/382 , H01L33/385 , H01L33/44 , H01L33/505 , H01L33/62 , H01L2933/0016
Abstract: 발광소자및 그제조방법이개시되어있다. 개시된발광소자는제1 N형화합물반도체층, 활성층및 P형화합물반도체층을포함하는화합물반도체구조물; 상기 P형화합물반도체층의상면에마련되어, 상기 P형화합물반도체층과전기적으로연결되는 P형전극층; 상기화합물반도체구조물과상기 P형전극층의양단에마련된복수의절연벽; 상기복수의절연벽의상하부를관통하도록형성된복수의 N형전극층; 및상기복수의 N형전극층각각에대응되는복수의 N형전극연결층과, 상기 P형전극층에대응하는 P형전극연결층이분리형성된도전성기판을포함한다. 상기도전성기판은, 상하부를관통하는복수의홀과, 상기복수의홀에각각절연물질이채워져상기 P형전극연결층과상기 N형전극연결층을분리하는복수의분리격벽을포함한다.
Abstract translation: 公开了一种发光器件及其制造方法。 所公开的发光器件包括：化合物半导体结构，其包括第一N型化合物半导体层，有源层和P型化合物半导体层; 设置在所述P型化合物半导体层的上表面上并且电连接到所述P型化合物半导体层的P型电极层; 多个绝缘壁，设置在化合物半导体结构和P型电极层的两端; 形成为贯穿多个绝缘壁的上部和下部的多个N型电极层; 以及与所述多个N型电极层对应的多个N型电极连接层以及在其上分别形成与所述P型电极层对应的P型电极连接层的导电基板。 导电衬底包括贯穿上部和下部的多个孔以及通过用绝缘材料填充多个孔来分隔P型电极连接层和N型电极连接层的多个分隔壁。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.022 seconds)
