公开(公告)号：KR102245136B1

公开(公告)日：2021-04-28

申请号：KR1020150025783

申请日：2015-02-24

Applicant: 삼성전자주식회사

Inventor： 유정균 ,  최정민 ,  김인겸

IPC: H01L29/78

Abstract: 반도체소자형성방법을제공한다. 이방법은반도체기판상에복수의핀 활성영역들을한정하는소자분리영역을형성하는것을포함한다. 상기소자분리영역을갖는반도체기판상에희생게이트층을형성하고, 상기희생게이트층 상에상기제1 및제2 핀활성영역들을가로지르는제1 하드마스크라인, 및상기엣지핀 활성영역을가로지르는엣지하드마스크라인을형성하고, 상기제1 및엣지하드마스크라인들을갖는반도체기판상에복수의게이트컷 개구부들을갖는게이트컷 마스크를형성하고, 상기복수의게이트컷 개구부들은서로평행한라인모양의제1 게이트컷 개구부, 및엣지게이트컷 개구부를포함하고, 상기제1 게이트컷 개구부는상기제1 핀활성영역과평행하며상기제1 핀활성영역에인접하고, 상기엣지게이트컷 개구부는상기엣지핀 활성영역과평행하며상기엣지핀 활성영역과인접하며상기엣지하드마스크라인의끝 부분을노출시키고, 상기제1 게이트컷 개구부는제1 폭을갖도록형성되고, 상기엣지게이트컷 개구부는상기제1 폭보다크면서상기제1 폭의 2배보다작은제2 폭으로형성된다.

公开(公告)号：KR102233073B1

公开(公告)日：2021-03-29

申请号：KR1020140172248

申请日：2014-12-03

Applicant: 삼성전자주식회사

Inventor： 유정균 ,  이정효

IPC: H01L29/78

Abstract: 반도체장치및 그제조방법이제공된다. 반도체장치는, 기판으로부터돌출하여일방향으로연장된액티브핀, 액티브핀의일측에액티브핀과교차하도록연장된제1 소자분리막, 액티브핀의타측에액티브핀과교차하도록연장되고, 그상면이제1 소자분리막의상면보다높은제2 소자분리막, 액티브핀 상에액티브핀과교차하도록연장된노멀게이트, 액티브핀 및제1 소자분리막상에액티브핀과교차하도록연장된제1 더미게이트, 및제2 소자분리막상에액티브핀과교차하는방향으로연장된제2 더미게이트를포함한다.

公开(公告)号：KR1020170106883A

公开(公告)日：2017-09-22

申请号：KR1020160050728

申请日：2016-04-26

Applicant: 삼성전자주식회사

Inventor： 유정균 ,  박기관 ,  성석현 ,  엄명윤 ,  신동석

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/66

Abstract: 반도체장치가제공된다. 상기반도체장치는기판, 상기기판상에형성되는제1 게이트전극, 상기기판상의, 상기제1 게이트전극의일측에형성되는제1 트렌치, 상기기판상의, 상기제1 게이트전극의타측에형성되는제2 트렌치로서, 상기제2 트렌치의깊이는상기제1 트렌치의깊이보다깊은제2 트렌치, 상기제1 트렌치를채우는제1 소스/드레인및 상기제2 트렌치를채우는제2 소스/드레인으로서, 상기제2 소스/드레인의상면의높이는상기제1 소스/드레인의높이보다높은제2 소스/드레인을포함한다.

Abstract translation: 提供了一种半导体器件。 首先形成在第一栅电极的半导体装置，所述第一沟槽，在所述基板，形成在所述基板的侧面上形成在基板上的第一栅电极上的第一栅电极的另一侧，基板 第二源极/漏极，用于填充第一沟槽;以及第二源极/漏极，用于填充第二沟槽，其中第二沟槽的深度大于第一沟槽的深度， 并且第二源极/漏极的上表面的高度包括高于第一源极/漏极的高度的第二源极/漏极。

公开(公告)号：KR1020170104282A

公开(公告)日：2017-09-15

申请号：KR1020160027138

申请日：2016-03-07

Applicant: 삼성전자주식회사

Inventor： 정재엽 ,  엄명윤 ,  박기관 ,  유정균 ,  차동호

IPC: H01L29/78 ,  H01L21/8234 ,  H01L29/417 ,  H01L29/66

CPC classification number: H01L29/7854 ,  H01L21/823431 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/823878 ,  H01L21/845 ,  H01L27/0886 ,  H01L27/0924 ,  H01L27/1211 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/16 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/66818 ,  H01L29/7843 ,  H01L29/7846

Abstract: 집적회로소자는일직선상에서연장되는한 쌍의핀형활성영역과, 분리영역에형성된핀 분리용절연구조물을포함한다. 한쌍의핀형활성영역은핀 분리영역의일부를한정하는제1 챔퍼코너를가지는제1 핀형활성영역을포함한다. 핀분리용절연구조물은한 쌍의핀형활성영역각각의측벽을덮는하부절연패턴과, 하부절연패턴위에서제1 챔퍼코너의적어도일부를덮고한 쌍의핀형활성영역각각의상면보다높은레벨의상면을가지는상부절연패턴을포함한다.

Abstract translation: 该集成电路器件包括在直线上延伸的一对钉扎有源区和在隔离区中形成的用于引脚分离的绝缘结构。 该对被钉扎的有源区域包括具有限定钉扎区域的一部分的第一倒角的第一钉扎有源区域。 去除绝缘结构用于销，一对销状的有源区的每一个的下部覆盖上至少第一倒角一对销形的有效区的侧壁绝缘图案和下部绝缘图案的高级别顶表面比所述顶表面的覆盖角的部 该分支包括上绝缘图案。

公开(公告)号：KR1020170048666A

公开(公告)日：2017-05-10

申请号：KR1020150148961

申请日：2015-10-26

Applicant: 삼성전자주식회사

Inventor： 김기환 ,  박기관 ,  유정균 ,  신동석 ,  김진욱

IPC: H01L21/8238 ,  H01L29/772 ,  H01L29/78 ,  H01L29/417

CPC classification number: H01L29/7848 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/823871 ,  H01L21/823878 ,  H01L23/535 ,  H01L27/0924 ,  H01L27/1104 ,  H01L27/1116 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/66636

Abstract: 본발명은전계효과트랜지스터를포함하는반도체소자및 이의제조방법에관한것으로, 보다상세하게는, 기판으로부터수직적으로돌출된제1 활성패턴및 제2 활성패턴; 상기제1 및제2 활성패턴들을가로지르며일 방향으로연장되는게이트전극; 상기게이트전극일 측의상기제1 활성패턴상에배치되는제1 소스/드레인영역; 및상기게이트전극일 측의상기제2 활성패턴상에배치되며, 상기제1 소스/드레인영역과다른도전형을갖는제2 소스/드레인영역을포함한다. 상기제2 소스/드레인영역의바닥면은상기제1 소스/드레인영역의바닥면보다더 낮은레벨에위치하고, 상기제1 소스/드레인영역의상기바닥면과접하는상기제1 활성패턴의상면은상기일 방향으로제1 폭을갖고, 상기제2 소스/드레인영역의상기바닥면과접하는상기제2 활성패턴의상면은상기일 방향으로제2 폭을가지며, 상기제2 폭은상기제1 폭보다크다.

Abstract translation: 本发明涉及一种半导体器件和它包括一个场效应晶体管，更具体地，从衬底的第一活动模式和第二活动模式垂直突出的方法; 栅电极，跨越第一和第二有源图案沿一个方向延伸; 第一源极/漏极区，设置在栅电极的一侧上的第一有源图案上; 以及第二源极/漏极区域，设置在栅极电极的一侧上的第二有源图案上，第二源极/漏极区域具有与第一源极/漏极区域不同的导电性。 第二源极/大于位于一个较低的水平，棉花漏极区域的第一源极/底部的漏极区的底部表面，其中在与所述第一源的底表面接触所述有源图案的第一上表面/漏极区域是一个 在一个方向具有第一宽度，在与所述第二源极/漏极区域的底部表面接触所述有源图案的所述第二上表面具有在所述一个方向上的第二宽度，所述第二宽度大于所述第一宽度大 。

公开(公告)号：KR1020170027128A

公开(公告)日：2017-03-09

申请号：KR1020150123660

申请日：2015-09-01

Applicant: 삼성전자주식회사

Inventor： 성석현 ,  박기관 ,  유정균 ,  김기일

IPC: H01L29/78

CPC classification number: H01L29/7843 ,  H01L21/76224 ,  H01L21/823821 ,  H01L21/823878 ,  H01L27/0924 ,  H01L29/0653 ,  H01L29/66795 ,  H01L29/66818 ,  H01L29/7851 ,  H01L29/7854

Abstract: 집적회로소자는기판상에돌출된핀형활성영역과, 상기핀형활성영역의하부측벽을순차적으로덮는복수의라이너와, 상기복수의라이너를사이에두고상기핀형활성영역의상기하부측벽을덮는소자분리막과, 상기핀형활성영역의채널영역, 상기복수의라이너, 및상기소자분리막을덮도록연장되고, 상기복수의라이너를덮는부분에돌출부를포함하는게이트절연막을포함한다.

Abstract translation: 集成电路器件包括从衬底突出的鳍式有源区; 多个衬垫，其顺序地覆盖所述翅片型有源区的下侧壁; 所述器件隔离层覆盖所述翅片型有源区的下侧壁，所述多个衬垫位于所述器件隔离层和所述翅片型有源区之间; 以及栅极绝缘层，其延伸以覆盖鳍状有源区域的沟道区域，多个衬垫和器件隔离层，并且包括位于覆盖多个衬垫的栅极绝缘层的部分上的突起。

公开(公告)号：KR1020170027048A

公开(公告)日：2017-03-09

申请号：KR1020150123466

申请日：2015-09-01

Applicant: 삼성전자주식회사

Inventor： 유정균 ,  강대림 ,  엄명윤 ,  이정효 ,  정재엽 ,  황준선 ,  정보철

IPC: H01L29/78

CPC classification number: H01L27/0886 ,  H01L21/823481 ,  H01L29/0847 ,  H01L29/408 ,  H01L29/42376 ,  H01L29/4238

Abstract: 칩의이용면적을높이고집적도를향상시킬수 있는반도체장치를제공하는것이다. 상기반도체장치는, 서로간에단변을마주하고, 서로간에이격되는제1 핀형패턴및 제2 핀형패턴, 상기제1 핀형패턴및 상기제2 핀형패턴의주변에배치되는제1 필드절연막, 상기제1 핀형패턴및 상기제2 핀형패턴사이에배치되는제2 필드절연막및 제3 필드절연막으로, 상기제2 및제3 필드절연막의상면은각각상기제1 필드절연막의상면보다위로돌출되는제2 및제3 필드절연막, 상기제1 핀형패턴상에, 상기제1 핀형패턴과교차하는제1 게이트, 상기제2 필드절연막상에형성되는제2 게이트, 및상기제3 필드절연막상에형성되는제3 게이트을포함하되, 상기제1 게이트및 상기제2 게이트사이의이격된거리는상기제2 게이트및 상기제3 게이트사이의이격된거리와동일하다.

Abstract translation: 一种半导体器件，包括：第一鳍状图案和第二鳍状图案，其具有彼此相对的彼此分离的短边;第一场绝缘层，其围绕第一鳍状图案和第二鳍状图案;第二场隔绝 层和第三场绝缘层，位于第一鳍状图案和第二鳍状图案之间，形成在第一鳍状图案上以与第一鳍状图案相交的第一栅极，形成在第二场绝缘层上的第二栅极 以及形成在第三场绝缘层上的第三栅极，其中第二和第三场绝缘层的上表面比第一场绝缘层的上表面进一步向上突出，并且第一栅极和第二栅极之间的距离 栅极等于第二栅极和第三栅极之间的距离。

公开(公告)号：KR1020160132525A

公开(公告)日：2016-11-21

申请号：KR1020150065131

申请日：2015-05-11

Applicant: 삼성전자주식회사

Inventor： 유정균 ,  김재철

IPC: H01L29/78

CPC classification number: H01L27/0886 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823481 ,  H01L29/408 ,  H01L29/42364 ,  H01L29/785

Abstract: 게이트절연막의두께를증가시켜, 동작성능을향상시킨반도체장치를제공하는것이다. 상기반도체장치는제1 핀형패턴, 상기제1 핀형패턴의주변에배치되고, 제1 부분과제2 부분을포함하는필드절연막으로, 상기제1 부분은상기제2 부분으로부터돌출되는필드절연막, 상기필드절연막의제1 부분상에, 제1 두께의제1 더미게이트절연막을포함하는제1 더미게이트스택, 및상기필드절연막의제2 부분상에, 상기제1 핀형패턴과교차하고, 상기제1 두께와다른제2 두께를갖는제1 게이트절연막을포함하는제1 게이트스택을포함한다.

Abstract translation: 提供包括鳍型图案的半导体器件。 半导体器件包括第一鳍型图案，设置在第一鳍型图案附近的场绝缘层，并且具有第一部分和第二部分，第一部分从第二部分突出，第一伪栅极堆叠形成在第一鳍型 场绝缘层的第一部分并且包括具有第一厚度的第一伪栅极绝缘层和形成在场绝缘层的第二部分上以与第一鳍式图案相交的第一栅极堆叠，并且包括第一栅极绝缘层，第一栅极绝缘层具有 第二厚度不同于第一厚度。

公开(公告)号：KR1020160118521A

公开(公告)日：2016-10-12

申请号：KR1020150046761

申请日：2015-04-02

Applicant: 삼성전자주식회사

Inventor： 유정균 ,  이형종 ,  김성민 ,  장종광

IPC: H01L29/78

CPC classification number: H01L27/0886 ,  H01L23/485 ,  H01L23/528 ,  H01L23/5329 ,  H01L23/53295 ,  H01L29/0649

Abstract: 본발명이해결하려는과제는, 높은전압에서동작안정성을향상시켜소자의동작특성이개선된반도체장치를제공하는것이다. 상기반도체장치는제1 트렌치에의해분리되고, 제1 방향으로각각연장되는제1 핀형패턴및 제2 핀형패턴, 제2 방향으로연장되어, 상기제1 핀형패턴및 상기제2 핀형패턴과교차하는게이트전극, 및상기게이트전극의적어도일측에서상기제1 핀형패턴과접촉하는컨택으로, 상기컨택의바닥면은상기제2 핀형패턴과비접촉하는컨택을포함하고, 상기컨택과상기제1 핀형패턴이교차하는영역에서, 상기제1 트렌치의바닥으로부터상기제1 핀형패턴의최상부까지의높이는제1 높이이고, 상기제2 방향으로연장되는상기컨택의연장선과상기제2 핀형패턴이교차하는영역에서, 상기제1 트렌치의바닥으로부터상기제2 핀형패턴의최상부까지의높이는제2 높이이고, 상기제1 높이는상기제2 높이보다낮다.

Abstract translation: 一种半导体器件，包括由第一沟槽分隔的第一和第二鳍状图案; 与第一和第二鳍状图案相交的栅电极; 以及在所述栅极电极的至少一侧上的触点，所述触点接触所述第一鳍状图案，所述触点具有不接触所述第二鳍状图案的底表面，从所述第一沟槽的底部到最顶端的高度 在第一鳍状物的第一鳍状物与第一鳍状物的第一高度相交的区域中的第一鳍状图案和从第一沟槽的底部到第二鳍状图案的最上端的高度， 沿着栅极延伸的方向延伸的接触部将第二翅片图案与第二高度相交，第一高度小于第二高度。

公开(公告)号：KR1020160060799A

公开(公告)日：2016-05-31

申请号：KR1020140161944

申请日：2014-11-19

Applicant: 삼성전자주식회사

Inventor： 유정균 ,  쉬웨이화 ,  이충호 ,  이형종

IPC: H01L29/786

CPC classification number: H01L23/5226 ,  H01L21/823871 ,  H01L23/485 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53266 ,  H01L27/088 ,  H01L27/0883 ,  H01L27/0886 ,  H01L27/092 ,  H01L27/0924 ,  H01L2924/0002 ,  H01L29/78645 ,  H01L2924/00

Abstract: 반도체장치및 그제조방법이제공된다. 상기반도체장치는, 제1 영역과제2 영역을포함하는기판, 상기제1 영역과상기제2 영역상에각각형성된제1 트랜지스터및 제2 트랜지스터, 상기제1 트랜지스터상에형성된제1 컨택, 및상기제2 트랜지스터상에형성된제2 컨택을포함하되, 상기제1 컨택은제1 두께의제1 일함수조절막과, 상기제1 일함수조절막상에형성되는제1 도전층을포함하고, 상기제2 컨택은상기제1 두께와다른제2 두께의제2 일함수조절막과, 상기제2 일함수조절막상에형성되는제2 도전층을포함하고, 상기제1 컨택과상기제2 컨택은서로다른일함수를갖는다.

Abstract translation: 本发明提供一种半导体器件，其能够通过调整与晶体管连接的触点的功函数来改善晶体管的工作特性。 半导体器件包括：衬底，其包括第一区域和第二区域; 分别形成在第一区域和第二区域上的第一晶体管和第二晶体管; 形成在第一晶体管上的第一接触; 以及形成在第二晶体管上的第二接触。 第一触点包括：具有第一厚度的第一功能调整膜; 以及形成在第一功函数调整膜上的第一导电层。 第二触点包括：具有不同于第一厚度的第二厚度的第二功能调整膜; 以及形成在第二功函数调整膜上的第二导电层。 第一个联系人和第二个联系人具有不同的工作职能。