-
-
公开(公告)号：KR100665840B1
公开(公告)日：2007-01-09
申请号：KR1020040103954
申请日：2004-12-10
Applicant: 삼성전자주식회사
CPC classification number: G11C5/04 , H05K1/181 , H05K2201/09418 , H05K2201/10159 , H05K2203/1572 , Y02P70/611
Abstract: 불필요한 라우팅 공간을 최소화 할 수 있는 데이지 체인 구조의 메모리 모듈과 그 메모리 모듈 형성 방법을 개시한다. 본 발명에 의한 데이지 체인 구조의 메모리 모듈 형성 방법은, 상기 메모리 장치들 중 적어도 하나를, 상기 PCB의 길이 방향에 대하여 상기 메모리 장치의 길이 방향의 기준선이 소정의 경사를 갖도록, 상기 PCB의 적어도 일면에 탑재함을 특징으로 한다. 또한 본 발명에 의한 메모리 장치를 적어도 2개 이상 순차적으로 연결하여 PCB에 탑재한 메모리 모듈은 상기 메모리 장치들 중 적어도 하나가 상기 PCB의 길이 방향에 대하여 상기 메모리 장치의 길이 방향의 기준선이 소정의 경사를 갖도록 상기 PCB의 적어도 일면에 탑재된 것임을 특징으로 한다.
램버스 디램, 메모리 장치, 버스 라인-
公开(公告)号：KR1020060066804A
公开(公告)日：2006-06-19
申请号：KR1020040105277
申请日：2004-12-14
Applicant: 삼성전자주식회사
Inventor： 이정준
IPC: G11C5/14
Abstract: 반도체 장치의 신호입력회로가 게시된다. 본 발명의 신호입력회로는 외부로부터 제공되는 제1 기준전압에 대하여, 수신되는 제1 입력신호의 전압레벨을 비교하여 버퍼링하는 제1 수신부와, 소정의 제2 기준전압에 대하여, 수신되는 제2 입력신호의 전압레벨을 비교하여 버퍼링하는 제2 수신부로서, 상기 제2 기준전압은 상기 제1 기준전압보다 낮은 전압레벨인 것 상기 제2 수신부와, 상기 제1 기준전압을 가변하여 상기 제2 기준전압으로 제공하는 가변전압부를 구비한다. 본 발명의 반도체 소자의 신호입력회로에 의하면, 이종의 ODT를 가지면서도, 하나의 기준전압 공급수단이 사용될 수 있다.
반도체 장치, 신호입력회로, ODT, 가변저항-
公开(公告)号：KR100585099B1
公开(公告)日：2006-05-30
申请号：KR1020030056012
申请日：2003-08-13
Applicant: 삼성전자주식회사
IPC: H01L25/11
Abstract: 적층형 메모리 모듈 및 메모리 시스템이 개시된다. 본 발명의 실시예에 따른 적층형 메모리 모듈은 제 1 메모리 모듈, 제 2 메모리 모듈 및 접속 수단을 구비한다. 제 1 메모리 모듈은 복수개의 메모리 칩들을 장착한다. 제 2 메모리 모듈은 복수개의 메모리 칩들을 장착한다. 접속 수단은 상기 제 1 메모리 모듈 및 상기 제 2 메모리 모듈을 연결한다. 상기 제 1 메모리 모듈 또는 상기 제 2 메모리 모듈은 상기 제 1 메모리 모듈의 메모리 칩들 및 상기 제 2 메모리 모듈의 메모리 칩들로 인가되는 신호들을 버퍼링 하는 적어도 하나 이상의 버퍼부를 구비한다. 상기 신호들은 상기 제 1 메모리 모듈 및 상기 제 2 메모리 모듈의 메모리 칩들로 인가되는 데이터, 커맨드 신호 및 어드레스 신호이다. 상기 제 1 메모리 모듈 또는 상기 제 2 메모리 모듈은 상기 신호들 중 상기 커맨드 신호 및 상기 어드레스 신호를 상기 제 1 메모리 모듈 및 상기 제 2 메모리 모듈의 메모리 칩들로 동시에 인가하는 적어도 하나 이상의 레지스터를 더 구비할 수 있다.
-
公开(公告)号：KR1020060031109A
公开(公告)日：2006-04-12
申请号：KR1020040080005
申请日：2004-10-07
Applicant: 삼성전자주식회사
IPC: G11C7/10
Abstract: 메모리 랭크별 ODT 조절이 가능한 멀티 랭크 메모리 시스템 및 이를 위한 메모리 랭크별 ODT 조절 방법이 개시된다. 적어도 하나의 메모리 소자로 구성된 메모리 랭크, 복수개의 메모리 랭크를 가진 적어도 하나의 메모리 모듈 및 상기 메모리 모듈을 구성하는 상기 복수개의 메모리 랭크의 ODT 값을 메모리 랭크 개별적으로 조절하여 메모리 모듈별 등가 터미네이션 저항을 조절하는 ODT 조절 회로를 구비한 멀티 랭크 메모리 시스템을 구성한다. 고속화, 대용량화된 멀티 랭크 메모리 시스템에 있어서 선택이 가능한 ODT 값을 추가하기 위해서 메모리 소자 내부에 회로를 구비한 경우에 비해서 메모리 시스템 전체의 채널 특성을 보다 더 최적화시킬 수 있는 효과를 가져올 수 있다.
-
Patent Agency Ranking
公开(公告)号：KR1020050041531A
公开(公告)日：2005-05-04
申请号：KR1020030076734
申请日：2003-10-31
Applicant: 삼성전자주식회사
IPC: H01L23/50
CPC classification number: G11C5/04
Abstract: 개선된 레지스터 배치 구조를 가지는 메모리 모듈이 개시된다. 본 발명의 실시예에 따른 메모리 모듈은, 앞면과 뒷면에 각각 메모리 칩들을 장착하는 메모리 모듈에 있어서 제 1 레지스터 쌍 및 제 2 레지스터 쌍을 구비한다. 제 1 레지스터 쌍은 상기 메모리 모듈의 중앙부에 배치되며 상기 메모리 모듈의 앞면과 뒷면의 서로 대응되는 위치에 배치된다. 제 2 레지스터 쌍은 상기 제 1 레지스터 쌍에 인접하여 배치되며 상기 메모리 모듈의 앞면과 뒷면의 서로 대응되는 위치에 배치된다. 상기 제 1 레지스터 쌍은 수신된 신호를 상기 제 2 레지스터 쌍으로 데이지 체인(Daisy-Chain) 방법을 이용하여 전송한다. 상기 제 1 레지스터 쌍 및 상기 제 2 레지스터 쌍은 높이 방향으로 서로 엇갈리게 배치된다. 상기 제 1 레지스터 쌍 및 상기 제 2 레지스터 쌍은 출력되는 하나의 신호는 상기 제 1 레지스터 쌍 또는 상기 제 2 레지스터 쌍의 좌측에 위치한 메모리 칩들로 인가되고 나머지 하나의 신호는 상기 제 1 레지스터 쌍 또는 상기 제 2 레지스터 쌍의 우측에 위치한 메모리 칩들로 인가된다. 본 발명에 따른 메모리 모듈은 레지스터들 사이의 신호 전송을 데이지 체인 방법을 이용하고 레지스터들을 서로 상하방향으로 엇갈리게 배치함으로써 신호 충실도를 향상시키고 메모리 모듈상의 공간을 확보할 수 있으며 따라서 메모리 칩의 추가 확장이 가능하여 더욱 고용량의 메모리 모듈 제공이 가능한 장점이 있다.
-
公开(公告)号：KR1020010005453A
公开(公告)日：2001-01-15
申请号：KR1019990044302
申请日：1999-10-13
Applicant: 삼성전자주식회사
IPC: H01L27/10
Abstract: PURPOSE: A packaging method is provided to be capable of minimizing the size of a chip and improving the transmission rate of data, by making bigger the transfer width of a bus than the number of data outputted from a unit memory circuit. CONSTITUTION: A packaging method includes combining neighboring memory devices by two to form a pair of memory devices. One of the two memory devices combined into the pair of memory devices is built in a non-rotation type package. The other of the two memory devices combined into the pair of memory devices is built in a rotation-type package having a rotational symmetric structure. The first group of bus lines(BUS1) for carrying the first group of signals is connected to the pin of the non-rotation type package. The second group of bus lines(BUS2) for carrying the second group of signals is connected to the pin of the rotation type package. The third group of bus lines(BUS3) for carrying the third group of signals is commonly connected to the pin of the non-rotation type package and the rotation type package.
Abstract translation: 目的：通过使总线的传送宽度大于从单元存储器电路输出的数据的数量，能够使芯片尺寸最小化并提高数据传输速率的封装方法。 构成：封装方法包括将相邻的存储器件组合成两个以形成一对存储器件。 组合到一对存储器件中的两个存储器件中的一个内置在非旋转型封装中。 组合到一对存储器件中的两个存储器件中的另一个内置在具有旋转对称结构的旋转型封装中。 用于承载第一组信号的第一组总线（BUS1）连接到非旋转型封装的引脚。 用于承载第二组信号的第二组总线（BUS2）连接到旋转型封装的引脚。 用于承载第三组信号的第三组总线（BUS3）通常连接到非旋转型封装的引脚和旋转型封装。
-
公开(公告)号：KR1020160020334A
公开(公告)日：2016-02-23
申请号：KR1020150003321
申请日：2015-01-09
Applicant: 삼성전자주식회사
Inventor： 이정준
IPC: A47L15/00
CPC classification number: A47L15/0021
Abstract: 일실시예는식기세척기의세척행정을조절하기위한방법을제안한다. 이방법은식기세척기에설치된하나이상의센서로부터센서정보를수집하는단계를포함한다. 수집된센서정보는식기세척기의식기랙의랙 레이아웃에대한하나이상의조절을식별하는데이터를포함한다. 이방법은수집된센서정보에기초하여식기랙에대한로드구성을결정하는것;을더 포함한다. 결정된로드구성은식기랙 상에탑재된식기의하나이상의종류를식별한다. 식기랙 상에탑재된식기를세척하기위한세척행정은결정된로드구성에기초하여조절된다.
Abstract translation: 本发明提出了一种用于调节洗碗机的洗涤循环的方法。 根据本发明的实施例，用于调节洗碗机的洗涤周期的方法包括从安装在洗碗机中的一个或多个传感器收集传感器信息的步骤。 收集的传感器信息包括用于识别洗碗机的餐具架的机架布局的一个或多个调整的数据。 该方法还包括基于收集的传感器信息来确定餐具架的负载配置的步骤。 所确定的负载配置识别装在盘架中的一种或多种类型的盘。 基于确定的负载配置来调整用于洗涤装载在餐具架中的盘子的洗涤循环。
-
公开(公告)号：KR1020120097127A
公开(公告)日：2012-09-03
申请号：KR1020110016500
申请日：2011-02-24
Applicant: 삼성전자주식회사
IPC: G06F1/00
CPC classification number: H05K1/141 , G06F1/183 , H05K1/147 , H05K2201/10189
Abstract: PURPOSE: A main board and a data processing system including the same are provided to prevent a reflected wave caused by a memory socket not equipped with a memory module. CONSTITUTION: A main board(40) includes a first, a second memory sockets and a PCB(Printed Circuit Board). The PCB is detachable from the main board. The first and the second memory sockets are detachable from the PCB. The PCB electrically connects the first memory socket with the second memory socket. Plural holes(40-3) fix a support(40-1).
Abstract translation: 目的：提供包括该主板和数据处理系统的主板和数据处理系统以防止由未配备存储器模块的存储器插座引起的反射波。 构成：主板（40）包括第一存储器插槽和PCB（印刷电路板）。 PCB可从主板上拆下。 第一和第二存储器插座可从PCB拆卸。 PCB将第一个存储插槽与第二个存储插槽电连接。 多个孔（40-3）固定支撑件（40-1）。
-
公开(公告)号：KR1020080012604A
公开(公告)日：2008-02-12
申请号：KR1020060073664
申请日：2006-08-04
Applicant: 삼성전자주식회사
CPC classification number: H05K1/181 , G11C5/04 , H01L2224/16225 , H05K1/023 , H05K2201/09954 , H05K2201/10159 , H05K2203/1572 , Y02P70/611
Abstract: A memory module having discrete devices with an improved arrangement structure is provided to mount memory chips with different sizes on printed circuit boards with the same size, by mounting the memory chips on the printed circuit board even if the memory chip has an outer dimension greater than a memory pad region. A plurality of tabs(113) are disposed at the edge of at least one surface of a substrate main body(100). A memory pad region is disposed on the same surface of the tabs and includes memory chip pads electrically connected to the tabs. Discrete devices(97) are limitedly disposed in one direction in the periphery of the memory pad region and is electrically connected to the tabs and the memory chip pads. The discrete devices are disposed between the tabs and the memory pad region. A memory chip(90) is mounted on the memory pad region.
Abstract translation: 提供具有改进的布置结构的具有分立器件的存储器模块，通过将存储器芯片安装在印刷电路板上，即使存储器芯片的外部尺寸大于 存储器区域。 多个突片（113）设置在基板主体（100）的至少一个表面的边缘处。 存储器焊盘区域设置在突片的相同表面上，并且包括电连接到突片的存储器芯片焊盘。 离散器件（97）被限制地设置在存储器焊盘区域的周边中的一个方向上，并且电连接到突片和存储器芯片焊盘。 分立器件设置在突片和存储器焊盘区域之间。 存储器芯片（90）安装在存储器区域上。
-
-
-
-
-
-
-
-
-
Search Results
61
records
(took 0.051 seconds)
