-
公开(公告)号：KR1020160087432A
公开(公告)日：2016-07-22
申请号：KR1020150006040
申请日：2015-01-13
Applicant: 삼성전자주식회사
CPC classification number: H03K19/017545 , G11C7/04 , G11C7/1069 , G11C7/1096 , G11C16/0483 , G11C29/022 , G11C29/028 , G11C2207/105 , G11C2207/108 , G11C16/3481 , G11C7/10 , G11C7/22 , G11C16/10 , G11C16/26 , G11C16/30 , G11C16/32
Abstract: 본발명은집적회로에관한것이다. 본발명의집적회로는입출력패드, 입출력패드에연결되고입출력패드를통해외부장치로출력신호를출력하는구동회로, 입출력패드에연결되고입출력패드를외부장치로부터입력신호를수신하는수신회로, 그리고수신회로로부터출력되는신호에응답하여, 입출력패드로입력신호를전송하는외부장치의터미네이션코드를생성하는코드생성기로구성된다.
Abstract translation: 集成电路技术领域本发明涉及集成电路。 根据本发明，集成电路包括：输入/输出焊盘; 连接到所述输入/输出焊盘并被配置为通过所述输入/输出焊盘将输出信号输出到外部设备的驱动电路; 接收电路，连接到所述输入/输出焊盘并且被配置为通过所述输入/输出焊盘从所述外部设备接收输入信号; 以及代码生成器，其被配置为响应于从所述接收电路输出的信号，生成将所述输入信号发送到所述外部设备的所述外部设备的终止代码。
-
公开(公告)号：KR1020160001911A
公开(公告)日：2016-01-07
申请号：KR1020140080048
申请日：2014-06-27
Applicant: 삼성전자주식회사
CPC classification number: G06F12/0246 , G06F13/1673 , G06F2212/7201 , G06F2212/7203 , G11C7/1072 , G11C16/102
Abstract: 본발명은불휘발성메모리, 랜덤액세스메모리; 그리고메모리컨트롤러를포함하는솔리드스테이트드라이브에관한것이다. 불휘발성메모리는, 복수의불휘발성메모리칩들및 버퍼칩을포함한다. 메모리컨트롤러는, 내부버스, 호스트인터페이스, 메모리인터페이스, 버퍼제어회로, 그리고프로세서로구성된다.
Abstract translation: 本发明涉及包括非易失性存储器，随机存取存储器和存储器控制器的固态驱动器。 非易失性存储器包括非易失性存储器芯片和缓冲器。 存储器控制器包括内部总线，主机接口，存储器接口，缓冲器控制电路和处理器。
-
23.发明公开불휘발성 메모리 및 메모리 컨트롤러를 포함하는 스토리지 장치, 그리고 불휘발성 메모리 및 메모리 컨트롤러 사이의 통신을 중개하는 리타이밍 회로의 동작 방법 审中-实审包含非易失性存储器和存储器控制器的存储器件和非易失性存储器和存储器控制器之间的电路接口通信的操作方法
公开(公告)号：KR1020150143943A
公开(公告)日：2015-12-24
申请号：KR1020140072170
申请日：2014-06-13
Applicant: 삼성전자주식회사
CPC classification number: G11C7/222 , G11C7/1006 , G11C7/1066 , G11C7/1093 , G11C16/06 , G11C16/32
Abstract: 본발명은스토리지장치에관한것이다. 본발명의스토리지장치는불휘발성메모리, 그리고읽기시에불휘발성메모리로제1 타이밍신호를전송하는메모리컨트롤러로구성된다. 불휘발성메모리는, 제1 타이밍신호에응답하여읽기데이터및 제2 타이밍신호를출력하는불휘발성메모리장치, 그리고제1 타이밍신호에따라고정지연을검출하고, 고정지연을이용하여제2 타이밍신호로부터제3 타이밍신호를생성하고, 제3 타이밍신호에동기되어읽기데이터를리타이밍하고, 그리고제3 타이밍신호및 리타이밍된읽기데이터를메모리컨트롤러로출력하는리타이밍회로로구성된다.
Abstract translation: 本发明涉及一种存储装置。 根据本发明的存储装置包括非易失性存储器和在读取时将第一定时信号发送到非易失性存储器的存储器控制器。 非易失性存储器包括：非易失性存储器件，其响应于第一定时信号并输出读取数据和第二定时信号; 以及重新定时电路，其根据第一定时信号检测固定的延迟，其通过使用与第三定时信号同步的固定延迟从第二定时信号产生第三定时信号并重新读取数据，以及哪个 将第三定时信号和重定时的读取数据输出到存储器控制器。
-
公开(公告)号：KR1020140088730A
公开(公告)日：2014-07-11
申请号：KR1020130000626
申请日：2013-01-03
Applicant: 삼성전자주식회사
IPC: G11C16/06
CPC classification number: G06F3/0604 , G06F3/0656 , G06F3/0659 , G06F3/0679 , G11C7/04 , G11C7/1084 , G11C7/1093 , G11C7/1096 , G11C7/222 , H01L2224/48227 , H01L2924/181 , H01L2924/00012
Abstract: A memory system according to the present invention includes a nonvolatile memory package and a memory controller controlling the nonvolatile memory package. The nonvolatile memory package includes nonvolatile memory devices which are connected to a plurality of internal data channels, respectively; and an I/O buffer circuit which connects a data channel to one of the internal data channels when data signals are inputted or outputted through the memory controller and the data channel.
Abstract translation: 根据本发明的存储器系统包括非易失性存储器封装和控制非易失性存储器封装的存储器控制器。 非易失性存储器包括分别连接到多个内部数据通道的非易失性存储器件; 以及当通过存储器控制器和数据通道输入或输出数据信号时，将数据通道连接到内部数据通道之一的I / O缓冲电路。
-
公开(公告)号：KR1020110002381A
公开(公告)日：2011-01-07
申请号：KR1020090059956
申请日：2009-07-01
Applicant: 삼성전자주식회사
CPC classification number: H03K3/0315 , H03K3/017
Abstract: PURPOSE: An oscillation circuit and a semiconductor device including the same are provided to stably stop an oscillation operation by inactivating a control signal in an inactive state of an oscillation enable signal. CONSTITUTION: An oscillation circuit includes a controller(1) and an oscillator(2). The controller includes a control signal generator and a reset signal generator. The oscillation unit generates a periodical signal with a constant pulse width by performing an oscillation operation for an active section of the control signal. The oscillation unit stops the oscillation operation by latching the periodical signal in the inactive state of the control signal. The oscillation unit outputs a first detection signal and a second detection signal for providing the inactive point of the control signal. The controller generates a control signal to control the oscillation operation of the oscillation unit in response to the first and second detection signals and the oscillation enable signal.
Abstract translation: 目的：提供一种振荡电路和包括该振荡电路的半导体器件，以通过使振荡使能信号处于无效状态的控制信号失活来稳定地停止振荡操作。 构成：振荡电路包括控制器（1）和振荡器（2）。 控制器包括控制信号发生器和复位信号发生器。 振荡单元通过对控制信号的有效部分进行振荡动作，生成脉冲宽度恒定的周期信号。 振荡单元通过将周期信号锁定在控制信号的无效状态来停止振荡操作。 振荡单元输出用于提供控制信号的非活动点的第一检测信号和第二检测信号。 控制器响应于第一和第二检测信号和振荡使能信号产生控制信号以控制振荡单元的振荡操作。
-
Patent Agency Ranking26.发明公开다수 결정 회로, 다수 결정 회로를 포함하는 반도체 장치의데이터 출력 회로, 다수 결정 방법, 및 반도체 장치의데이터 출력 방법 无效主要投票电路，数据输出电路，包括半导体器件中的主要投票电路，主要投票方法，以及半导体器件中数据输出方法
公开(公告)号：KR1020090002642A
公开(公告)日：2009-01-09
申请号：KR1020070066166
申请日：2007-07-02
Applicant: 삼성전자주식회사
IPC: G11C7/10
CPC classification number: G11C7/1051 , G11C7/106 , G11C7/22
Abstract: A majority voter circuit, data output circuit including majority voter circuit in semiconductor device is provided to perform the stable operation by using the decision circuit of the digital type. In a majority voter circuit, comparison unit(310) determines whether the number of same logic level of low rank N / 2 bit data is included in N bit data(D1-DN) is N / 2 or greater or not. A flag signal generator(320) generates a flag signal(FLAG) indicating whether N bit data having a plurality of the same logic level based on the decision results of the comparison unit. A flag signal generator generates the flag signal in response to the enable signal(EN) regardless of the enable signal.
Abstract translation: 提供包括半导体装置中的多数投票电路的多数选举电路，数据输出电路，以通过使用数字类型的判定电路来执行稳定的操作。 在多数选举电路中，比较单元（310）确定在N位数据（D1-DN）中是否包括相同逻辑电平的低级N / 2位数据的数目是否为N / 2或更大。 标志信号发生器（320）基于比较单元的判定结果生成表示具有多个相同逻辑电平的N位数据的标志信号（FLAG）。 无论使能信号如何，标志信号发生器响应于使能信号（EN）产生标志信号。
-
-
-
公开(公告)号：KR1020170124331A
公开(公告)日：2017-11-10
申请号：KR1020160054100
申请日：2016-05-02
Applicant: 삼성전자주식회사
CPC classification number: G11C16/28 , G11C7/062 , G11C7/067 , G11C7/12 , G11C16/0483 , G11C16/24 , H01L27/11582
Abstract: 단일종단감지증폭기및 이를포함하는메모리장치가개시된다. 본개시의실시예에따른메모리셀의데이터를감지증폭하는감지증폭기는, 상기메모리셀에연결되고센싱전압을제공하는데이터라인, 및기준전압을제공하는기준라인을전원전압으로프리차지하는프리차지부, 기준전류를기초로상기기준라인을방전시킴으로써상기기준전압을생성하고, 상기메모리셀의데이터에기초하여상기기준전류의양을조절하는기준전압생성회로및 상기센싱전압과상기기준전압을비교하여비교결과를상기메모리셀의데이터로서출력하는비교기를포함할수 있다.
Abstract translation: 公开了一种单端读出放大器和包括该单端读出放大器的存储器件。 对于根据本公开的实施例在感测存储器单元的数据的读出放大器放大连接到存储单元和预充电的参考线，以提供一个数据线的景观主支路，和一个参考电压，以提供感测电压到电源电压 所述参考电流以产生所述参考电压，并且比较该基准电压产生电路和所述感测电压与参考电压通过排出基准线，以控制存储单元的数据的基础上，所述参考电流的量的基础上 并输出比较结果作为存储单元的数据。
-
公开(公告)号：KR1020170112272A
公开(公告)日：2017-10-12
申请号：KR1020160039099
申请日：2016-03-31
Applicant: 삼성전자주식회사
CPC classification number: G11C7/14 , G11C7/1057 , G11C7/1084 , G11C29/021 , G11C29/028 , G11C29/4401
Abstract: 수신인터페이스회로는, 수신버퍼, 기준전압발생기및 셀프트레이닝회로를포함한다. 상기수신버퍼는입력신호를기준전압과비교하여버퍼신호를발생한다. 상기기준전압발생기는컨트롤코드에응답하여상기기준전압을발생한다. 상기셀프트레이닝회로는트레이닝모드에서상기기준전압의최적전압레벨에상응하는최적코드를탐색하기위하여순차적으로변화하는스캔코드를상기컨트롤코드로서출력하고, 노말모드에서상기최적코드를상기컨트롤코드로서출력한다. 수신인터페이스회로내부의셀프트레이닝회로를이용하여기준전압을탐색함으로써트레이닝시간을감소할수 있다. 또한실제로전송되는입력신호에기초하여기준전압을탐색함으로써시스템의구성및 동작조건에관계없이최적의기준전압을제공할수 있다.
Abstract translation: 接收接口电路包括接收缓冲器，参考电压发生器和自我训练电路。 接收缓冲器将输入信号与参考电压进行比较以生成缓冲器信号。 参考电压发生器响应于控制码而产生参考电压。 自我训练电路输出顺序改变的扫描码，以便在训练模式中搜索与参考电压的最佳电压电平对应的最佳码作为控制码，并且在正常模式下输出最佳码作为控制码 的。 通过使用接收接口电路内部的自我训练电路搜索参考电压，可以减少训练时间。 另外，通过基于实际传输的输入信号搜索参考电压，可以提供最佳参考电压，而不管系统的配置和操作条件如何。
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.026 seconds)
