-
公开(公告)号：KR1020080107829A
公开(公告)日：2008-12-11
申请号：KR1020070056120
申请日：2007-06-08
Applicant: 재단법인서울대학교산학협력재단 , 주식회사 시너칩
IPC: H03M1/66
CPC classification number: H03M1/662 , H03M2201/16 , H03M2201/311 , H03M2201/3157 , H03M2201/62
Abstract: A segmented digital to analog converter is provided to perform the miniaturization by reducing the number of the switches used in a coarse digital to analog converter. A segmented DAC(Digital to Analog Converter)(100) includes a first digital to analog converter, and a second digital-to-analog converter. The first digital to analog converter includes a first output terminal and a second output terminal. The first output terminal outputs a first coarse voltage. The second output terminal outputs a second coarse voltage. The second digital to analog converter outputs a minute voltage obtained by interpolating the first coarse voltage and the second coarse voltage. The first digital to analog converter includes a register string(110), and a first switch unit(120). The register string includes a plurality of resisters which are serially connected. The register string outputs a plurality of reference voltages. The first switch unit outputs two consecutive reference voltages selected among the plurality of the reference voltages as the first and second coarse voltages. The first coarse voltage is selected among odd-number reference voltages among the plurality of reference voltages. The second coarse voltage is selected among even-number reference voltages among the plurality of reference voltages.
Abstract translation: 提供分段数模转换器以通过减少粗略数模转换器中使用的开关数量来执行小型化。 分段DAC（数模转换器）（100）包括第一数模转换器和第二数/模转换器。 第一数模转换器包括第一输出端和第二输出端。 第一输出端输出第一粗电压。 第二输出端输出第二粗电压。 第二数模转换器输出通过内插第一粗电压和第二粗电压而获得的微小电压。 第一数模转换器包括寄存器串（110）和第一开关单元（120）。 寄存器串包括串联连接的多个电阻。 寄存器串输出多个参考电压。 第一开关单元输出在多个参考电压中选择的两个连续的参考电压作为第一和第二粗略电压。 第一粗略电压在多个参考电压中的奇数参考电压中选择。 第二粗电压在多个参考电压中的偶数参考电压中选择。
-
公开(公告)号：KR1020080082698A
公开(公告)日：2008-09-12
申请号：KR1020070023261
申请日：2007-03-09
Applicant: 재단법인서울대학교산학협력재단
CPC classification number: G06K19/0723 , G06K19/0728
Abstract: An optical ID tag, and a reader and a system thereof are provided to reduce an area of the ID tag largely by using a solar cell and a light emitter instead of an antenna occupying the largest area in a usual RFID(Radio Frequency IDentification) tag, and simplify a signal transmission circuit by converting a baseband signal into an optical signal and transceiving the optical signal without using any RF circuit. A solar cell(110) converts optical energy received from an optical ID reader into electric energy for operating an optical ID tag. Light received from the optical ID reader includes information and the solar cell transfers an electric reception signal corresponding to the information to an ID circuit(130). A light emitter(120) outputs an optical signal corresponding to the electric signal received from the ID circuit. A wavelength of light emitted from the light emitter is identical with the wavelength of the light inputted to the solar cell. The ID circuit is operated by the electric energy supplied from the solar cell and transfers the electric signal corresponding to ID information to the light emitter, and includes a memory(131) for storing the ID information.
Abstract translation: 提供光学ID标签以及阅读器及其系统以通过使用太阳能电池和光发射器代替在通常的RFID（射频识别）标签中占据最大区域的天线来大大减小ID标签的面积 并且通过将基带信号转换为光信号并且在不使用任何RF电路的情况下收发光信号来简化信号传输电路。 太阳能电池（110）将从光学ID读取器接收的光能转换成用于操作光学ID标签的电能。 从光学ID读取器接收的光包括信息，并且太阳能电池将与该信息对应的电接收信号传送到ID电路（130）。 光发射器（120）输出与从ID电路接收的电信号对应的光信号。 从发光体发射的光的波长与输入到太阳能电池的光的波长相同。 ID电路由从太阳能电池提供的电能进行操作，并将与ID信息相对应的电信号传送到发光器，并且包括用于存储ID信息的存储器（131）。
-
公开(公告)号：KR1020060106552A
公开(公告)日：2006-10-12
申请号：KR1020050055140
申请日：2005-06-24
Applicant: 재단법인서울대학교산학협력재단
CPC classification number: H03L7/093 , H03L7/07 , H03L7/0891 , H03L7/095 , H04L7/033
Abstract: 일반적으로 많이 사용되고 있는 CDR 은 이해가 쉽고 구현이 간단하다는 장점을 가지고 있다. 이것의 동작은 외부 클럭에 의해 원하는 주파수를 만들어낸 후 그것을 데이터와 비교하여 데이터의 중간에 클럭의 경계가 오도록 phase를 조절하여, 데이터를 복원하게 된다. 이러한 구조는 Coarse Loop에서 Fine Loop으로 전환을 할 때, Bandwidth의 문제로 인해 바뀌면 안 되는 주파수가 변하게 된다는 단점을 가지고 있다. 즉, Bandwidth가 넓으면, Phase 뿐만 아니라, 주파수도 변하게 되는 문제점을 가지게 된다. 이를 방지하기 위해서 Loop Filter를 따로 두거나, VCO를 두 개 두기도 하는데, 이 경우 Size가 커지고 Mismatch의 문제가 생긴다. 또한, Coarse Loop에서 Fine Loop의 전환을 위해서 Lock Detector를 두게 되는데, PLL의 Acquisition time으로 인하여 첫 번째 주기의 lock은 fail이 된다. 따라서 CDR의 lock time이 길어지게 되고, 이를 막기 위해 Lock Detector의 count 수를 줄이게 되면 주어진 주파수의 spec을 맞추지 못하게 된다.
이러한 CDR의 문제를 해결하기 위하여 제안하는 방법은 다음과 같다.
첫째, 기존 Lock Detector를 변형하여 lock 신호를 미리 예측할 수 있는 신호를 발생시키고 이를 이용하여 Lock Detector가 판별할 수 있는 클럭의 PPM spec은 유지한 채로 CDR의 lock time을 줄인다.
둘째, lock 신호를 미리 예측하는 신호를 이용하여, loop bandwidth를 점진적으로 조절하여 coarse loop 에서 fine loop으로 전환 시 주파수가 변하는 일이 없도록 하고 jitter 특성을 좋게 한다. 이러한 bandwidth를 조절하는 방법에는 전류 펌프의 전류량을 조절하는 것과, 저항 및 Capacitor를 조절하는 방법이 있으며 CDR에서 lock 신호를 예측하는 신호를 발생시키는 Lock Detector와 이 예측된 신호를 이용한 방법은 새로운 방법이며, PLL, CDR 모두에서 적용될 수 있는 방법이다.
특히, loop filter내의 capacitor의 capacitance를 동적으로 조절하여 loop bandwidth를 조절하고 결과적으로 stability를 좋아지게 하는 방법은 구현하기가 상대적으로 쉽다는 장점을 가지고 있다. 여기서는 이 세가지 요소 모두를 고려한 CDR의 구현이 목표이며, 이것은 독립적으로 적용될 수도 있고, 유기적으로 연관시켜 만들 수도 있다.
PLL, CDR, 전하펌프, Lock Detector-
公开(公告)号：KR100964920B1
公开(公告)日：2010-06-23
申请号：KR1020080075188
申请日：2008-07-31
Applicant: 재단법인서울대학교산학협력재단
IPC: H03K19/0175 , G11C5/14
Abstract: 본 발명은 파워게이팅 회로에 관한 것으로, 그 회로는 논리회로와 논리회로에 대한 전류 공급을 제어하는 전류 제어회로와 논리회로의 상태를 검출하는 상태검출회로를 구비하는 구성으로, 전류제어회로는 논리회로의 상태가 메타스테이블 상태(meta-stable state)이면 논리회로에 대한 전류 공급을 일정하게 유지시킴으로써, 메타스테이블 상태가 종료될 때까지 논리회로에 공급되는 전류의 증가를 막을 수 있어서 논리회로 내 게이트들의 전압 변화에 의해 발생되는 바운스 노이즈를 줄일 수 있다.
-
公开(公告)号：KR1020100005329A
公开(公告)日：2010-01-15
申请号：KR1020080065318
申请日：2008-07-07
Applicant: 지씨티 세미컨덕터 인코포레이티드 , 재단법인서울대학교산학협력재단
CPC classification number: H03M1/668 , H03M1/70 , H03M2201/6121 , H03M2201/6309
Abstract: PURPOSE: A digital to analog converter for a continuous time sigma delta modulator is provided to improve performance of the converter by controlling a duty ratio of a clock signal. CONSTITUTION: An adding unit(110) adds up a continuous time analog input signal and an analog signal outputted from a digital to analog converter(140). A loop filter(120) includes at least one integrator to perform an integral operation. The integrator is comprised of an operational amplifier and a capacitor. A quantizer(130) performs the quantization operation based on the signal outputted from the loop filter and outputs the digital signal. The digital signal is comprised of one bit or plural bits. The digital to analog converter outputs the analog signal based on the digital signal outputted from the quantizer.
Abstract translation: 目的：提供用于连续时间Σ-Δ调制器的数模转换器，用于通过控制时钟信号的占空比来提高转换器的性能。 构成：添加单元（110）将从模拟转换器（140）输出的连续时间模拟输入信号和模拟信号相加。 环路滤波器（120）包括至少一个积分器以执行积分运算。 积分器由运算放大器和电容器组成。 量化器（130）基于从环路滤波器输出的信号进行量化操作并输出数字信号。 数字信号由一位或多位构成。 数模转换器根据从量化器输出的数字信号输出模拟信号。
-
Patent Agency Ranking
公开(公告)号：KR1020090131786A
公开(公告)日：2009-12-30
申请号：KR1020080057709
申请日：2008-06-19
Applicant: 삼성모바일디스플레이주식회사 , 재단법인서울대학교산학협력재단
CPC classification number: H01L29/742 , G09G2310/027 , G09G2310/0286 , H01L21/02304 , H01L2027/11879 , H01L2227/32
Abstract: PURPOSE: An organic electroluminescent display device and a driving method thereof are provided to compensate for deterioration of an organic light emitting diode by generating the second data to generate the light with uniform brightness in all pixels from the first data and the deterioration information. CONSTITUTION: A data driver(120) supplies data signals generated using the second data supplied from a timing controller for a display period to data lines. A sensing unit measures the deterioration information of an organic light emitting diode included in the pixels. A switching unit connects one of the sensing unit and the data driving unit with the data lines. A timing controller(150) stores the deterioration information in the memory, controls the power unit using the deterioration information, and generates the second data using the deterioration information and the first data supplied from the outside. A power unit(190) controls the voltage values of the first power or second power corresponding to the control of the timing controller.
Abstract translation: 目的：提供一种有机电致发光显示装置及其驱动方法，以通过产生第二数据来补偿有机发光二极管的劣化，以从第一数据和劣化信息生成具有所有像素的均匀亮度的光。 构成：数据驱动器（120）将从显示周期的定时控制器提供的第二数据生成的数据信号提供给数据线。 感测单元测量包括在像素中的有机发光二极管的劣化信息。 开关单元使用数据线连接感测单元和数据驱动单元中的一个。 定时控制器（150）将劣化信息存储在存储器中，使用劣化信息控制功率单元，并使用劣化信息和从外部提供的第一数据生成第二数据。 功率单元（190）控制与定时控制器的控制相对应的第一功率或第二功率的电压值。
-
公开(公告)号：KR100925397B1
公开(公告)日：2009-11-09
申请号：KR1020070092618
申请日：2007-09-12
Applicant: 지씨티 세미컨덕터 인코포레이티드 , 재단법인서울대학교산학협력재단
IPC: H03M3/02
Abstract: 연속 시간 시그마 델타 아날로그-디지털 컨버터를 위한 루프 필터는 시그마 델타 아날로그-디지털 컨버터(ADC, Analog to Digital Converter)로부터 출력된 디지털 출력 신호의 적어도 일부를 표현하는 입력 신호를 입력받는 입력단, 및 상기 입력단과 연결되고, 전력 이득을 제공하기 위한 M개의 능동 소자들 및 상기 능동 소자들 각각으로부터 출력된 신호 모두를 표현하는 출력 신호를 출력하는 출력단을 포함하며, N(N>M)차 적분을 수행하는 아날로그 능동 필터를 포함한다. 따라서 NTF(Noise Transfer Function) 특성이 개선될 수 있다.
-
公开(公告)号：KR100900196B1
公开(公告)日：2009-06-02
申请号：KR1020070057038
申请日：2007-06-12
Applicant: 재단법인서울대학교산학협력재단
IPC: H03M1/12
Abstract: 본 발명은 아날로그 신호인 전류에 대응하는 디지털 신호를 구하는 변환기에 관한 발명으로서, 보다 구체적으로 가변 전류원 등을 이용함으로써 개선된 성능을 가지는 전류 아날로그-디지털 변환기에 관한 발명이다.
본 발명은 입력 전류에 대응하는 디지털 신호를 출력하는 전류 아날로그-디지털 변환기에 있어서, 상기 입력 전류를 중 일부분을 상쇄시키는 옵셋(offset) 전류를 제공하는 가변 전류원(variable current source); 상기 입력 전류 중 상기 옵셋 전류에 의하여 상쇄되고 남은 나머지 전류가 충전되는 캐패시터; 상기 캐패시터를 리셋시키는 리셋 스위치; 상기 캐패시터의 일단의 전압에 대응하는 상기 디지털 신호를 출력하는 전압 ADC; 및 상기 캐패시터 전압에 따라 상기 옵셋 전류가 변경되도록 상기 가변 전류원을 제어하는 옵셋 제어부를 구비하는 전류 아날로그-디지털 변환기를 제공한다.-
-
公开(公告)号：KR101730870B1
公开(公告)日：2017-04-28
申请号：KR1020100123239
申请日：2010-12-06
Applicant: 삼성전자주식회사 , 서울대학교산학협력단
IPC: H03K19/094
CPC classification number: H03K19/0966
Abstract: 도미노로직회로는제1 평가부, 제2 평가부및 출력부를포함한다. 상기제1 평가부는클럭신호의제1 위상에서제1 다이나믹노드를프리차지하고, 푸터노드를디스차지하며, 상기클럭신호의제2 위상에서복수의입력신호에대한논리평가를수행하여상기제1 다이나믹노드의논리레벨을결정한다. 상기제2 평가부는상기제1 다이나믹노드와상기푸터노드에연결되고, 상기클럭신호의제1 위상에서제2 다이나믹노드를프리차지하고, 상기클럭신호의제2 위상에서상기푸터노드의전압레벨에응답하여상기제2 다이나믹노드의논리레벨을결정한다. 상기출력부는상기제1 다이나믹노드및 상기제2 다이나믹노드에연결되고, 상기제1 다이나믹노드의제1 전압과상기제2 다이나믹노드의제2 전압의레벨에따른출력신호를제공한다.
-
-
-
-
-
-
-
-
-
Search Results
108
records
(took 0.022 seconds)
