中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

15 records (took 0.023 seconds)

    비휘발성 메모리 소자
    4.
    发明公开
    비휘발성 메모리 소자 无效
    非易失性存储器件

    公开(公告)号：KR1020100111163A

    公开(公告)日：2010-10-14

    申请号：KR1020090029588

    申请日：2009-04-06

    Applicant: 삼성전자주식회사

    Inventor： 나카니시토시로 ,  박찬진 ,  최시영 ,  구본영

    IPC: H01L27/115 ,  H01L21/8247

    CPC classification number: H01L21/28282 ,  H01L27/11568 ,  H01L27/11578 ,  H01L29/66833 ,  H01L29/792 ,  H01L27/11273

    Abstract: PURPOSE: A nonvolatile memory device is provided to minimize the short channel effect of a nonvolatile memory device and to reduce parasitic capacitance and power consumption. CONSTITUTION: A nonvolatile memory device a word line(110) on a substrate(100), an active region(150), and a charge trapping layer. The active region is arranged on the word line and crosses the word line. The charge trapping layer is between the word line and the active region.

    Abstract translation: 目的：提供非易失性存储器件以最小化非易失性存储器件的短沟道效应并减少寄生电容和功耗。 构成：非易失性存储器件，衬底（100）上的字线（110），有源区（150）和电荷俘获层。 有源区域布置在字线上并与字线交叉。 电荷捕获层位于字线和有源区之间。

    3차원 반도체 장치
    5.
    发明授权
    3차원 반도체 장치 有权
    三维半导体器件

    公开(公告)号：KR101733571B1

    公开(公告)日：2017-05-11

    申请号：KR1020100110533

    申请日：2010-11-08

    Applicant: 삼성전자주식회사

    Inventor： 김동우 ,  나카니시토시로 ,  임승현 ,  김비오 ,  황기현 ,  안재영

    IPC: H01L27/115 ,  H01L21/8247

    CPC classification number: H01L27/11556 ,  H01L27/11582 ,  H01L29/7889 ,  H01L29/7926

    Abstract: 3차원반도체장치가제공된다. 기판상에적층된도전패턴들및 도전패턴들을관통하여상기기판과연결되는활성패턴이제공된다. 활성패턴은도전패턴들중 일부에인접한제 1 불순물영역및 제 1 불순물영역과적어도일부중첩되는확산저지불순물영역을포함한다. 확산저지불순물영역은탄소를포함한다.

    Abstract translation: 提供三维半导体器件。 提供了通过导电图案和堆叠在基板上的导电图案连接到基板的有源图案。 有源图案包括与导电图案的一部分相邻的第一杂质区域和至少部分地与第一杂质区域重叠的扩散抑制杂质​​区域。 防扩散杂质区域包含碳。

    3차원 반도체 메모리 장치 및 그 제조 방법
    7.
    发明公开
    3차원 반도체 메모리 장치 및 그 제조 방법 有权
    三维半导体器件及其制造方法

    公开(公告)号：KR1020110130916A

    公开(公告)日：2011-12-06

    申请号：KR1020100050479

    申请日：2010-05-28

    Applicant: 삼성전자주식회사

    Inventor： 나카니시토시로 ,  이충만

    IPC: H01L27/115 ,  H01L21/8242

    CPC classification number: H01L29/7926 ,  H01L27/11524 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11578 ,  H01L29/7889 ,  H01L27/0688

    Abstract: PURPOSE: A three-dimensional semiconductor memory apparatus a manufacturing method thereof are provided to re-crystallize a part of a semiconductor pattern adjacent to laminated conductive patterns by directly projecting a laser, thereby improving charge mobility in the operation of the three-dimensional semiconductor memory apparatus. CONSTITUTION: A laminate structure comprises a plurality of conductive patterns(123,124). An active post(AP) is connected to a substrate by penetrating the laminate structure. The active post comprises a first semiconductor pattern(162) and a second semiconductor pattern(165). The first semiconductor pattern is arranged within a recess region(a) defined in the laminate structure. The second semiconductor pattern is arranged within a penetration region(b) defined in the laminate structure. A data storage pattern(150) is placed between the active post and conductive patterns.

    Abstract translation: 目的：提供一种三维半导体存储装置，其制造方法是通过直接投影激光来重新结晶与叠层导电图案相邻的半导体图案的一部分，从而提高三维半导体存储器的操作中的电荷迁移率 仪器。 构成：叠层结构包括多个导电图案（123,124）。 活性柱（AP）通过穿透层压结构连接到基底。 有源柱包括第一半导体图案（162）和第二半导体图案（165）。 第一半导体图案布置在限定在层压结构中的凹陷区域（a）内。 第二半导体图案布置在限定在层压结构中的穿透区域（b）内。 数据存储模式（150）放置在活动柱和导电图案之间。

    반도체 장치
    8.
    发明公开
    반도체 장치 审中-实审
    半导体器件

    公开(公告)号：KR1020170124284A

    公开(公告)日：2017-11-10

    申请号：KR1020160053978

    申请日：2016-05-02

    Applicant: 삼성전자주식회사

    Inventor： 나카니시토시로 ,  남갑진 ,  짱리지에

    IPC: H01L29/78

    CPC classification number: H01L29/7853 ,  H01L29/1037

    Abstract: 반도체장치가제공된다. 반도체장치는, 서로이격되는드레인영역및 소오스영역, 상기드레인영역및 상기소오스영역사이에, 제1 부분과제2 부분을포함하는반도체패턴으로, 상기제1 부분의두께는상기제2 부분의두께보다크고, 상기제1 부분은상기드레인영역과상기제2 부분사이에위치하는반도체패턴및 상기반도체패턴의제2 부분과교차하는게이트전극을포함한다.

    Abstract translation: 提供了一种半导体器件。 所述的半导体装置是，在彼此之间的间隔开的漏极区和源极区，漏极区和源极区，包括任务2部分的半导体图案的第一部分，所述第一部分的厚度大于所述第二部分的厚度大 大，包括栅电极与半导体图案的漏区和所述第二部分之间的所述半导体图案的第二部分并与第一部分。

    3차원 반도체 장치
    10.
    发明公开
    3차원 반도체 장치 有权
    三维半导体存储器件

    公开(公告)号：KR1020120048997A

    公开(公告)日：2012-05-16

    申请号：KR1020100110533

    申请日：2010-11-08

    Applicant: 삼성전자주식회사

    Inventor： 김동우 ,  나카니시토시로 ,  임승현 ,  김비오 ,  황기현 ,  안재영

    IPC: H01L27/115 ,  H01L21/8247

    CPC classification number: H01L27/11556 ,  H01L27/11582 ,  H01L29/7889 ,  H01L29/7926 ,  H01L21/76205 ,  H01L27/0688

    Abstract: PURPOSE: A three dimensional semiconductor memory device is provided to prevent impurities for controlling a threshold voltage from being diffused by forming a diffusion prevention impurity region in an active pattern. CONSTITUTION: Conductive patterns(230) and insulating layers(121-128) are formed on a substrate(10). A first structure(VS) is formed in a channel hole(105) passing through the conductive patterns. The first structure includes an active pattern(173) and a first buried pattern(181). An information storage film(220) is formed between the conductive patterns and the first structures. A second impurity region(155) is formed on the top of the first structures.

    Abstract translation: 目的：提供三维半导体存储器件，以通过形成活性图案中的防扩散杂质区域来防止杂质控制阈值电压的扩散。 构成：在基板（10）上形成导电图案（230）和绝缘层（121-128）。 第一结构（VS）形成在通过导电图案的通道孔（105）中。 第一结构包括有源图案（173）和第一掩埋图案（181）。 在导电图案和第一结构之间形成信息存储膜（220）。 在第一结构的顶部上形成第二杂质区（155）。

Patent Agency Ranking