公开(公告)号：KR100903681B1

公开(公告)日：2009-06-18

申请号：KR1020070140099

申请日：2007-12-28

Applicant: 전자부품연구원

Inventor： 류종인 ,  김준철 ,  김동수 ,  강남기

IPC: G11C5/14 ,  H01L27/02

CPC classification number: G06F17/5045 ,  G06F3/14 ,  G06F17/5009

Abstract: A power circuit, a power circuit design device, and a method thereof are provided to operate plural power lines with one external power source, thereby minimizing the number of capacitors. A power circuit design device(200) comprises as follows. An input unit(21) receives a design request of a power circuit. A memory(23) stores a design program of the power circuit. The memory stores an optimal isolation value between power ports of the power circuit. The memory stores a 3D inductor structure design program for 3D image simulation of the power circuit. A controller(25) controls an overall operation to design the power circuit with an optimal isolation value. A display unit(27) displays design data of the power circuit under control of the controller.

Abstract translation: 提供电源电路，电源电路设计装置及其方法来操作具有一个外部电源的多个电力线，从而最小化电容器的数量。 电源电路设计装置（200）包括如下。 输入单元（21）接收电源电路的设计请求。 存储器（23）存储电源电路的设计程序。 存储器在电源电路的电源端口之间存储最佳隔离值。 存储器存储用于电源电路的3D图像模拟的3D电感器结构设计程序。 控制器（25）控制整体操作以设计具有最佳隔离值的电力电路。 显示单元（27）在控制器的控制下显示电源电路的设计数据。

公开(公告)号：KR100891370B1

公开(公告)日：2009-04-02

申请号：KR1020070053131

申请日：2007-05-31

Applicant: 전자부품연구원

Inventor： 박세훈 ,  김준철 ,  박종철 ,  강남기 ,  이우성

IPC: H05K3/30 ,  H05K1/16 ,  H01L27/108

Abstract: 본 발명은 커패시터 내장형 인쇄회로기판의 제조방법에 관한 것으로서, 지지층 상부에 커패시터를 형성하고, 지지층 상부에 커패시터를 감싸며 절연층을 형성하며, 절연층 상부에 회로 패턴을 형성하고, 커패시터 상부에 절연층 및 회로 패턴을 관통하는 비아홀을 형성한 후, 비아홀 내부에 도전성 물질을 충진하며, 지지층을 제거하여 커패시터를 인쇄회로기판에 내장하는 것을 특징으로 한다.
본 발명에 의하면, 열팽창 계수 차이로 인한 휨 발생을 억제할 수 있고, 커패시터 내장형 인쇄회로기판의 제조 공정 과정에서 평탄한 상태를 유지할 수 있어 핸들링 공정을 원활히 수행할 수 있으며, 그로 인해 종래의 핸들링 공정 수행시 커패시터에 크랙이 발생하는 것을 방지할 수 있고, 층간 얼라인 수행시 얼라인 오차 발생율을 줄일 수 있다.
커패시터, 인쇄회로기판, 빌드업, 솔더 범프, 얼라인

公开(公告)号：KR100648235B1

公开(公告)日：2006-11-24

申请号：KR1020050122243

申请日：2005-12-13

Applicant: 전자부품연구원

Inventor： 박세훈 ,  박성대 ,  유명재 ,  강남기 ,  이우성

IPC: H05K3/46

Abstract: A method for manufacturing a multilayered PCB(Printed Circuit Board) is provided to reduce manufacturing time by manufacturing the multilayered PCB by using a bulk lamination process. Metal films are formed on both surfaces of plural insulation layers(10), such that plural lamination plates are formed. Through-holes are formed to penetrate the respective lamination plates. A conductive paste is condensed inside the respective through-holes, such that a conductive bump(13) is formed. A circuit pattern(14) is formed by etching the respective lamination plates. Then, the lamination plates are pressed against one another. Coating films are formed at both surfaces of the respective lamination plates between the conductive bump forming process and the circuit pattern forming process.

Abstract translation: 提供一种用于制造多层PCB（印刷电路板）的方法，以通过使用体积层压工艺制造多层PCB来减少制造时间。 在多个绝缘层（10）的两个表面上形成金属膜，从而形成多个层压板。 通孔形成为贯穿各个层压板。 导电膏在相应的通孔内冷凝，从而形成导电凸块（13）。 通过蚀刻各个层压板形成电路图案（14）。 然后，层压板相互压靠。 在导电凸点形成工艺和电路图案形成工艺之间的各个层压板的两个表面上形成涂膜。

公开(公告)号：KR1020050122936A

公开(公告)日：2005-12-29

申请号：KR1020040048617

申请日：2004-06-26

Applicant: 전자부품연구원

Inventor： 조현민 ,  이영신 ,  강남기 ,  박종철

IPC: H05K1/16

CPC classification number: H05K1/16 ,  H01C7/048 ,  H01G4/1227 ,  H05K3/022 ,  H05K2201/0344

Abstract: 본 발명은 수동 소자 내장형 인쇄회로기판 및 그의 제조 방법에 관한 것으로, 기판 상부에 수동소자용 필러(Filler)를 함유하고 있는 감광 및 열경화성 필름을 접착하는 제 1 단계와; 상기 감광 및 열경화성 필름 상부에 패턴이 형성된 마스크를 위치시키고 노광시키는 제 2 단계와; 상기 노광된 감광 및 열경화성 필름을 현상하고 경화시켜, 기판 상부에 수동소자 패턴을 형성하는 제 3 단계와; 상기 수동소자 패턴과 상기 기판 상부를 감싸도록, CCL(Copper Clad Laminate) 또는 프리프레그(Prepreg)를 라미네이션시키는 제 4 단계로 이루어진다.
따라서, 본 발명은 광식각이 가능한 필름 형태로 인쇄회로기판에 수동 소자를 내장함으로써, 수동소자의 용량을 정밀히 제어할 수 있고, 공정의 재현성을 우수하게 할 수 있으며, 해상도를 높일 수 있는 효과가 있다.

公开(公告)号：KR1020050110516A

公开(公告)日：2005-11-23

申请号：KR1020040035703

申请日：2004-05-19

Applicant: 전자부품연구원 ,  강규채

Inventor： 강남기 ,  강규채

IPC: G09F13/20 ,  G09F13/22

CPC classification number: G09F13/22 ,  G09F2013/225

Abstract: 사용자가 간단히 조립식으로 소정의 문자나 도안 또는 로고 등의 광고문안을 제작하여 표시할 수 있고, 제작한 광고문안을 간단히 수정할 수 있으며, 또한 조명수단으로도 사용할 수 있는 광고판을 제공한다.
복수의 제 1 전극 홈 및 제 2 전극 홈이 각기 열을 이루면서 형성되고, 그 복수의 제 1 전극 홈 및 제 2 전극 홈에 전원이 인가되는 메인보드와, 상기 제 1 전극 홈 및 제 2 전극 홈에 각기 삽입되는 제 1 전극 및 제 2 전극과 발광램프를 구비된 복수의 발광블록으로 이루어지는 것으로 표시할 광고문안에 따라 복수의 발광블록의 제 1 전극 및 제 2 전극을 메인보드의 소정 위치의 제 1 전극 홈 및 제 2 전극 홈에 삽입하여 발광블록의 발광램프가 점등되면서 광고문안이 표시되게 하며, 또한 소정의 조명수단으로도 사용할 수 있다.

公开(公告)号：KR100511471B1

公开(公告)日：2005-08-31

申请号：KR1020030066018

申请日：2003-09-23

Applicant: 전자부품연구원

Inventor： 조현민 ,  강남기 ,  단성백 ,  엄영흠 ,  류헌위

IPC: G02B6/36

Abstract: 본 발명은 광소자 패키지용 윈도우 마운팅 지그 및 그를 이용한 윈도우 구조 제조방법에 관한 것으로, 복수개의 개구들이 형성된 가이드판과, 상기 가이드판의 저면에 접착된 마운팅 테이프로 구성된 광소자 패키지용 윈도우 마운팅 지그를 준비하는 제 1 단계와; 상기 윈도우 마운팅 지그의 개구들 각각에 투명 디스크들을 삽입시켜, 상기 투명 디스크들을 마운팅 테이프에 접착시키는 제 2 단계와; 상기 윈도우 마운팅 지그와 투명 디스크들의 상부에 금속층을 형성하는 제 3 단계와; 상기 각각의 투명 디스크들의 상부 내측면에서 상기 각각의 투명 디스크들의 상부 외측면까지의 금속층 상부에 포토레지스트 패턴을 형성하는 제 4 단계와;상기 포토레지스트 패턴으로 마스킹하여 상기 금속층을 제거하고, 상기 포토레지스트 패턴을 제거하는 제 5 단계와; 상기 투명 디스크들을 마운팅 테이프로부터 이탈시키는 제 6 단계로 구성된다.
따라서, 본 발명의 광소자 패키지에 장착되는 윈도우 구조는 광소자 패키지에 접착되는 강도와 기밀도(Hermeticity)를 우수히 할 수 있고, 제조된 윈도우 구조의 패턴 치수 정밀도 및 선명도를 우수히 할 수 있는 효과가 발생한다.

公开(公告)号：KR1020050072955A

公开(公告)日：2005-07-13

申请号：KR1020040001113

申请日：2004-01-08

Applicant: 전자부품연구원

Inventor： 김경철 ,  박성대 ,  조현민 ,  강남기

IPC: H03B5/32

Abstract: 본 발명은 유전체기판 적층형 전압제어발진기에 관한 것으로서, 인덕터나, 커패시터 등의 전압 제어 발진기용 단위 소자들이 PCB기판에 칩 부품 형태로 실장되는 종래의 2차원적인 구조와는 달리, 관련 단위 소자들이 유전체 기판, 예컨대 세라믹 시트(sheet)를 적층하고 일체화시켜 3차원적인 구조로 형성함으로써, 종래와 같이 칩부품을 사용하지 않아도 되어 칩부품 비용과 그 실장 비용을 절감할 수 있고, 3차원적으로 모듈을 제조할 수 있어 그 크기를 최소화할 수 있도록 한다.

公开(公告)号：KR1020050066372A

公开(公告)日：2005-06-30

申请号：KR1020030097648

申请日：2003-12-26

Applicant: 전자부품연구원

Inventor： 박성대 ,  유명재 ,  강남기

IPC: H05K1/16

CPC classification number: H05K1/162 ,  H05K1/115 ,  H05K3/429 ,  H05K3/4629

Abstract: 본 발명은 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법에 관한 것으로, 상부 및 하부 전극 사이에 존재하는 유전체를 상대적으로 낮은 유전율을 갖는 그린시트와 상기 그린시트의 비아홀들 내부에 채워진 높은 유전율을 갖는 유전체막으로 형성함으로써, 이종 유전체를 그린시트로 제작하여 소성할 때, 발생할 수 있는 수축율과 열팽창계수 불일치에 따른 모듈기판의 휨을 염려할 필요가 없으며, 재료의 불필요한 낭비를 방지할 수 있고, 유전체 페이스트 인쇄를 이용하는 방식보다 공정이 간단하고, 일정한 두께의 형성이 가능하기 때문에 기판 내에서 특성편차를 줄일 수 있으며, 이종 유전체를 이용하여 고정전용량의 내장형 캐패시터를 제작함으로써, 소자의 소형화가 가능한 효과가 있다.

公开(公告)号：KR1020050029808A

公开(公告)日：2005-03-29

申请号：KR1020030066018

申请日：2003-09-23

Applicant: 전자부품연구원

Inventor： 조현민 ,  강남기 ,  단성백 ,  엄영흠 ,  류헌위

IPC: G02B6/36

Abstract: A window mounting jig for an optic device package and a method for manufacturing the window structure using the same are provided to know the adhesion intensity and the hermeticity of the optic device package by forming the window structure. A window mounting jig for an optic device package includes a guide plate, a mounting tape, a pair of metal layers(152,155), a pair of transparent disks(121,122), and a photoresist pattern(160). The guide plate is provided with a plurality of apertures to insert the transparent disks(121,122) of the optic device package window structure. The mounting tape is attached to the bottom surface of the guide plate.

Abstract translation: 提供了一种用于光学器件封装的窗户安装夹具和使用其的窗户结构的制造方法，以通过形成窗户结构来了解光学器件封装的粘附强度和密封性。 用于光学器件封装的窗户安装夹具包括引导板，安装带，一对金属层（152,155），一对透明盘（121,122）和光致抗蚀剂图案（160）。 引导板设置有多个孔以插入光学器件封装窗口结构的透明盘（121,122）。 安装带安装在导板的底面上。

公开(公告)号：KR200375085Y1

公开(公告)日：2005-02-05

申请号：KR2020040031565

申请日：2004-11-08

Applicant: 전자부품연구원

Inventor： 강남기

IPC: A63H13/00

Abstract: 본 고안은 센서 감응형 장난감에 관한 것으로, 보다 자세하게는 유아들의 성취감을 고취시키는 동작을 하는 장난감으로서, 유아가 N회 접근하는 동안 이동하는 동작을 취하며 N+1회째 접근 시 동작을 중지함으로써 유아들의 성취감을 달성시키며 정서발달에 도움을 주도록 제작되는 센서 감응형 장난감에 관한 것이다.
본 고안의 센서 감응형 장난감은 유아의 감정상태 또는 심리적 발달단계 등을 고려하여 보호자에 의해 N 값을 입력할 수 있도록 하고 유아를 유도하며 유아의 N회째 접근시까지 이동하여 회피하는 동작을 취하며 N+1회째 접근시 동작을 멈추어 유아에게 잡힘으로써, 유아의 호기심과 탐색심리를 고취시키며 자기의지에 대치되는 회피동작에 자연스럽게 적응할 수 있어 유아의 자기 고집을 보다 협동적인 방향으로 지도할 수 있고 이동하면서 회피하던 장난감을 잡았을 때 유아에게 성취감을 줄 수 있는 장점 및 효과가 있다. 또한, 유아들의 기어다니는 운동 및 걸음마 등을 촉진시킴으로서 하체 및 뇌의 발달에 도움을 준다.