-
-
公开(公告)号：KR1020150086037A
公开(公告)日：2015-07-27
申请号：KR1020140006158
申请日：2014-01-17
Applicant: 한국과학기술원
IPC: H01L51/52
CPC classification number: H01L51/5237
Abstract: 그래핀봉지막의제조방법에서, 베이스기판상에제1 그래핀층을형성한다. 대상기판상에제1 유기막을접합시킨다. 제1 그래핀층을베이스기판으로부터기계적으로박리시켜제1 유기막상에전사시킨다.
Abstract translation: 本发明涉及一种石墨烯密封膜的制造方法及其制造方法。 在石墨烯封装膜的制造方法中， 在基底基板上形成第一石墨烯层，将第一有机膜连接到目标基板; 并且第一石墨烯层被机械剥离以将第一石墨烯层转移到第一有机膜。
-
23.发明授权칩 접합을 위한 실리콘 기판 관통 비아, 이를 포함하는 칩, 적층 칩 및 전기도금을 이용한 적층 칩 접합방법 有权用于粘合芯片的芯片通孔，芯片和包含该芯片的安装芯片，以及通过电镀粘合安装的芯片的方法
公开(公告)号：KR101225253B1
公开(公告)日：2013-01-22
申请号：KR1020110031095
申请日：2011-04-05
CPC classification number: H01L2224/13
Abstract: 칩 접합을 위한 실리콘 기판 관통 비아, 이를 포함하는 칩, 적층 칩 및 전기도금을 이용한 적층 칩 접합방법이 제공된다.
본 발명에 따른 칩 접합을 위한 실리콘 기판 관통 비아는 상기 칩을 관통하는 실리콘 관통 비아 홀 내부를 채우는 금속부; 상기 금속부와 연결되며, 상기 실리콘 관통 비아 홀 위로 적층된 금속패드; 및 상기 금속부와 연결되며, 상기 실리콘 관통 비아 홀 아래로 소정 높이만큼 상기 칩으로부터 돌출하는 금속범프를 포함하며, 여기에서 상기 금속패드 또는 금속범프는 다른 칩의 금속범프 또는 금속패드와 접촉된 후, 전기도금되며, 본 발명은 전기도금을 이용, TSV가 형성된 복수 적층 칩의 접촉부위를 동시에 접합할 수 있기 때문에 가공 공정이 단순하고 생산성이 높은 장점이 있다.-
公开(公告)号：KR102264384B1
公开(公告)日：2021-06-14
申请号：KR1020190142449
申请日：2019-11-08
Applicant: 한국과학기술원
IPC: G03F7/00 , G03F7/20 , G03F7/34 , H01L21/033 , H01L21/027 , H01L21/67
-
公开(公告)号：KR101763166B1
公开(公告)日：2017-08-03
申请号：KR1020160121417
申请日：2016-09-22
Applicant: 한국과학기술원
CPC classification number: B05C1/0808 , A61F2210/0076 , B05C1/022 , B05D1/20 , B05D1/283 , B05D1/286 , B05D1/60 , C23C14/0005 , C23C14/021 , C23C14/025 , C23C14/087 , C23C14/14 , C23C16/01 , C23C16/06 , C23C22/13 , B05D1/005 , B05D7/14 , C23F1/18 , C23F1/28 , C23F1/34
Abstract: 회전방식을이용한박막코팅방법및 박막코팅장치가제공된다. 상기박막코팅방법은, 액상물질상에박막물질을플로팅(floating)하는플로팅단계, 원통형기판을상기박막물질에접촉시킨후, 상기원통형기판을회전하는회전단계, 및상기원통형기판의표면과상기박막물질사이에작용하는인력(attraction force)을이용하여상기박막물질을상기원통형기판의표면상에코팅하는코팅단계를포함한다.
Abstract translation: 提供使用旋转方法和薄膜涂布装置的薄膜涂布方法。 薄膜涂布方法包括：浮动步骤，将薄膜材料浮在液体材料上;旋转步骤，在圆柱形基底与薄膜材料接触之后使圆柱形基底旋转; 并且使用作用在材料之间的吸引力将薄膜材料涂覆在圆柱形基底的表面上。
-
Patent Agency Ranking
公开(公告)号：KR1020160051978A
公开(公告)日：2016-05-12
申请号：KR1020140149511
申请日：2014-10-30
CPC classification number: H01M8/1004 , H01M4/8814 , H01M4/8875 , H01M4/926 , H01M2250/20 , Y02E60/521 , Y02T90/32
Abstract: 본발명은연료전지연료전지의고분자전해질막-전극접합체용전극의분리방법과그 장치에관한것으로서, 더욱상세하게는연료전지의고분자전해질막-전극접합체(MEA; Membrane-Electrode Assembly)용전극으로서데칼전사필름(Decal Transfer Film)에코팅되어있는전극시편에대하여물에결빙시키는결빙법으로전극만을손상없이그대로분리하는새로운분리방법을적용함으로써, 고가의 MEA를파단또는변형시키지않고서도용이하고신속하게전극만을분리하여전극의기계적물성을사전에신속하게정량화할수 있게하여내구성이우수한 MEA를개발하기위해필수적인장기간내구평가기간을획기적으로단축시킬수 있는새로운전극분리방법과그 장치에관한것이다.
Abstract translation: 本发明涉及一种在燃料电池中分离膜 - 电极组件的电极的方法和装置。 根据新的电极分离方法和装置，将施加到作为膜的电极的贴花转移膜的电极样品施加到仅使电极分离而不损坏和变化的新的分离方法， - 电极组件（MEA），因此只有电极可以容易且快速地分离而不会使昂贵的MEA破裂或变形。 因此，可以预先快速量化电极的机械性能，因此可以显着地降低对具有期望的耐久性的MEA的开发所必需的长期耐久性评价期。
-
27.发明公开나노 임프린트 방식에 기반한 나노 구조 표면을 이용하여 폴리머 기판과 금속 필름 간의 고접착력 결합을 이루게 하는 금속 패턴 구조체의 제조 방법 및 이를 통해 제조된 금속 패턴 구조체 无效使用纳米结构表面制备聚合物基板和金属膜之间的高粘结金属图案结构的方法及其制造的金属图案结构
公开(公告)号：KR1020150109100A
公开(公告)日：2015-10-01
申请号：KR1020140032130
申请日：2014-03-19
Abstract: 본발명에따른금속패턴구조체의제조방법은폴리머필름을준비하는단계; 상기폴리머필름의일면에대한나노임프린트가공을통해패턴이형성된나노임프린트기판을도출하는단계; 및상기패턴이형성된나노임프린트기판의일면상에금속필름을증착하는단계;를포함하고, 이를통해폴리머기판와금속필름간의접착력을증대시킨다.
Abstract translation: 根据本发明的金属图案结构的制造方法包括以下步骤：制备聚合物膜; 得到纳米压印基板，其中通过在聚合物膜的一侧上的纳米压印加工形成图案; 以及在其中形成图案的纳米压印基板的一侧上沉积金属膜。 因此，提高了聚合物基材与金属膜之间的粘合性。
-
28.发明授权칩간 접속을 위하여 내부에 중공 구조가 형성된 전도성 범프 수용 구조체 제조방법, 이에 의하여 제조된 전도성 범프 수용 구조체 및 이를 이용한 칩간 접속방법 有权用于制造具有中空构造的导体结构的接收结构的方法，接收其结构的接收结构的方法和使用其来连接CHI的方法
公开(公告)号：KR101233486B1
公开(公告)日：2013-02-14
申请号：KR1020110092752
申请日：2011-09-15
Applicant: 한국과학기술원
IPC: H01L21/60
CPC classification number: H01L24/03 , H01L21/3212 , H01L24/04 , H01L24/11 , H01L24/12 , H01L24/81 , H01L2224/03 , H01L2224/04 , H01L2224/11 , H01L2224/12 , H01L2224/81
Abstract: PURPOSE: A method for manufacturing a conductive bump receiving structure with a hollow part, the conductive bump receiving structure, and a method for connecting chips using the same are provided to induce connection between the chips using a dot or line type conductive bump. CONSTITUTION: A photoresist layer(110) is laminated on a substrate. The photoresist layer is patterned. The photoresist layer with a trench structure(111) is formed by a patterning process. A seed layer(120) is coated on the front side of the photoresist layer with the trench structure. The coated seed layer is electroplated.
Abstract translation: 目的：提供一种用于制造具有中空部分的导电凸块接收结构的方法，导电凸块接收结构以及使用其的连接芯片的方法，以使用点或线型导电凸块来引起芯片之间的连接。 构成：将光致抗蚀剂层（110）层叠在基板上。 对光致抗蚀剂层进行图案化。 通过图案化工艺形成具有沟槽结构（111）的光致抗蚀剂层。 在具有沟槽结构的光致抗蚀剂层的正面上涂覆种子层（120）。 将涂覆的种子层电镀。
-
公开(公告)号：KR1020120114890A
公开(公告)日：2012-10-17
申请号：KR1020110032715
申请日：2011-04-08
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: PURPOSE: An insulating film for chip lamination, a manufacturing method thereof, and a chip lamination method using the same are provided to simplify a lamination process without forming an insulating layer at side of a chip. CONSTITUTION: A plurality of metal patterns is included inside an insulating layer. The plurality of metal patterns is vertically separated as predetermined distance with each other. The distance between metal patterns is shorter than the distance between chip pads. A second metal Line(122) is extended in a chip lamination direction. A first metal Line(121) is perpendicularly extended as predetermined length. The insulating layer is eliminated as predetermined depth and width. A chip receiving space of trench shape is formed between first metal Lines.
Abstract translation: 目的：提供一种用于芯片层叠的绝缘膜，其制造方法和使用该绝缘膜的芯片层叠方法，以简化层叠工艺而不在芯片侧面形成绝缘层。 构成：绝缘层内包含多个金属图案。 多个金属图案彼此垂直分隔成预定距离。 金属图案之间的距离比芯片之间的距离短。 第二金属线（122）沿芯片层叠方向延伸。 第一金属线（121）以预定长度垂直延伸。 绝缘层被消除为预定的深度和宽度。 在第一金属线之间形成沟槽形状的芯片接收空间。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.024 seconds)
