-
公开(公告)号：KR100725260B1
公开(公告)日：2007-06-07
申请号：KR1020060049205
申请日：2006-06-01
Applicant: 한국전자통신연구원
IPC: H04N5/44
Abstract: An interface apparatus for connecting a system board with a video decoder is provided to inspect the video decoder without deteriorating the performance of the system board by connecting the system board and the video decoder by using two clock signals having different operating frequencies. An interface apparatus(20) for connecting a system board(10) having a system processor to a video decoder(30) includes a first clock signal supply(22), a second clock signal supply(24), a global interface(100), an input image interface(200), and an output image interface(300). The first clock signal supply provides a first clock signal at an operating frequency identical to the operating frequency of the system board. The second clock signal supply provides a second clock signal at an operating frequency identical to the operating frequency of the video decoder. The global interface transmits a global signal for controlling the video decoder from the system board to the video decoder. The input image interface synchronizes an encoded video signal with the first clock signal provided by the first clock signal supply and transmits the synchronized video signal to the video decoder. The output image interface synchronizes a decoded video signal received from the video decoder with the second clock signal provided by the second clock signal supply, synchronizes the decoded video signal with the first clock signal, and transmits the synchronized video signal to the system board.
Abstract translation: 提供一种用于连接系统板和视频解码器的接口设备，通过使用具有不同工作频率的两个时钟信号连接系统板和视频解码器，检查视频解码器而不降低系统板的性能。 一种用于将具有系统处理器的系统板（10）连接到视频解码器（30）的接口装置（20），包括第一时钟信号源（22），第二时钟信号源（24），全局接口（100） ，输入图像接口（200）和输出图像接口（300）。 第一时钟信号电源以与系统板的工作频率相同的工作频率提供第一时钟信号。 第二时钟信号源以与视频解码器的工作频率相同的工作频率提供第二时钟信号。 全局接口将用于控制视频解码器的全局信号从系统板传输到视频解码器。 输入图像接口使编码的视频信号与由第一时钟信号源提供的第一时钟信号同步，并将同步的视频信号发送到视频解码器。 输出图像接口使从视频解码器接收的解码视频信号与由第二时钟信号源提供的第二时钟信号同步，使解码视频信号与第一时钟信号同步，并将同步视频信号发送到系统板。
-
公开(公告)号：KR100714073B1
公开(公告)日：2007-05-02
申请号：KR1020060040094
申请日：2006-05-03
Applicant: 한국전자통신연구원
Abstract: 본 발명은 SoC 설계에 있어서 온칩 네트워크를 구성하는 모듈들간의 통신량 및 통신 스케줄을 분석하여 각 통신 요구들 간의 경합이 없는 최적의 온칩 네트워크를 자동으로 생성하는 방법에 관한 것으로,
본 발명은 온칩 네트워크의 설계 사양을 코딩한 레퍼런스 코드를 수행하여 상기 온칩에 포함된 모듈 상호 간의 통신량 및 통신 요구 방향을 나타내는 트래픽 그래프로 출력하는 단계와, 상기 레퍼런스 코드 내에 있는 각 오퍼레이션을 상기 모듈 단위로 스케줄링하는 단계와, 상기 스케줄링 결과로부터 상기 각 모듈사이의 통신 경로간의 충돌 여부를 판단하여 충돌경로 리스트를 추출하는 단계와, 상기 트래픽 그래프와 상기 충돌 경로 리스트로부터 상기 통신 경로간에 충돌이 없고, 상기 통신량이 많은 모듈들을 인접 배치한 이진 트리를 생성하는 단계와, 상기 생성된 이진 트리의 중간 노드들을 병합하여 상기 이진 트리를 최적화하는 단계와, 상기 최적화된 이진 트리를 기반으로 온칩 네트워크를 생성하는 단계를 포함한다.
본 발명을 이용하여 온칩 네트워크를 자동 생성할 경우, 최소의 칩면적으로 최대의 성능을 갖는 각 설계에 특성화된 온칩 네트워크를 구현할 수 있다.
온칩 네트워크, 노드 병합, SoC, 온칩 네트워크 컴파일러Abstract translation: 本发明提供了一种片上系统设计来分析构成片上网络模块之间的通信量和通信调度，以自动生成最佳的片上网络的方法，有相应的通信请求之间没有竞争，
-
公开(公告)号：KR100531729B1
公开(公告)日：2005-11-29
申请号：KR1020030097054
申请日：2003-12-26
Applicant: 한국전자통신연구원
IPC: G06F13/00
Abstract: 본 발명은 PC 병렬포트를 이용한 주변기기와의 인터페이스 장치 및 그 방법에 관한 것으로, 특히 시퀀셜과 넌-시퀀셜 모드로 전송을 구분하고, 상기 시퀀셜 전송일 경우 시작 번지와 전송할 개수 정보만을 주변기기에 전달함으로써, 기존의 매 전송 시 어드레스 전달에 따른 시간을 없애고 결과적으로 주변기기의 성능을 보다 높일 수 있도록 한 PC 병렬포트를 이용한 주변기기와의 인터페이스 장치 및 그 방법에 관한 것이다.
본 발명의 PC 병렬포트를 이용한 주변기기와의 인터페이스 장치는, 임의의 병렬포트를 갖는 PC와 주변기기를 연결시켜주기 위한 인터페이스 장치에 있어서, 상기 PC 병렬포트와 연결되어 전송정보, 시작 어드레스 및 전송개수들의 전송 명령을 제공받아 해당 레지스터에 저장하고 분석하여 넌-시퀀셜 전송모드에서 목적 어드레스를 직접 발생하며, 시퀀셜 전송모드에서 시작 어드레스와 전송개수를 전송하기 위한 명령분석기; 시퀀셜 전송모드에서 각 데이터의 전송 사이클마다 순차적인 어드레스를 발생시키고 정해진 전송개수만큼 전송이 진행되면 종료신호를 발생하기 위한 시퀀셜 어드레스발생기; 상기 명령분석기와 상기 시퀀셜 어드레스생성기의 동기 신호 및 최종 목적지의 읽기/쓰기(Read/Write) 및 칩 인에이블 신호를 발생시키기 위한 제어신호발생기; 상기 제어신호발생기로부터 입력되는 읽기/쓰기(Read/Write) 신호에 의해 양방향 데이터 버스의 방향을 제어하기 위한 버스방향전환기; 및 상기 버스방향전환기와 상기 명령분석기의 전송 명령의 분석 근거로 시퀀셜 전송모드일 경우 목적 어드레스를 상기 시퀀셜 어드레스발생기의 출력으로 선택하고, 넌-시퀀셜 전송모드일 경우 목적 어드레스를 상기 명령분석기의 어드레스 레지스터 값을 선택하는 기능을 수행하기 위한 어드레스선택기를 포함하여 이루어진 것을 특징으로 한다.-
公开(公告)号：KR1020050065894A
公开(公告)日：2005-06-30
申请号：KR1020030097054
申请日：2003-12-26
Applicant: 한국전자통신연구원
IPC: G06F13/00
Abstract: 본 발명은 PC 병렬포트를 이용한 주변기기와의 인터페이스 장치 및 그 방법에 관한 것으로, 특히 시퀀셜과 넌-시퀀셜 모드로 전송을 구분하고, 상기 시퀀셜 전송일 경우 시작 번지와 전송할 개수 정보만을 주변기기에 전달함으로써, 기존의 매 전송 시 어드레스 전달에 따른 시간을 없애고 결과적으로 주변기기의 성능을 보다 높일 수 있도록 한 PC 병렬포트를 이용한 주변기기와의 인터페이스 장치 및 그 방법에 관한 것이다.
본 발명의 PC 병렬포트를 이용한 주변기기와의 인터페이스 장치는, 임의의 병렬포트를 갖는 PC와 주변기기를 연결시켜주기 위한 인터페이스 장치에 있어서, 상기 PC 병렬포트와 연결되어 전송정보, 시작 어드레스 및 전송개수들의 전송 명령을 제공받아 해당 레지스터에 저장하고 분석하여 넌-시퀀셜 전송모드에서 목적 어드레스를 직접 발생하며, 시퀀셜 전송모드에서 시작 어드레스와 전송개수를 전송하기 위한 명령분석기; 시퀀셜 전송모드에서 각 데이터의 전송 사이클마다 순차적인 어드레스를 발생시키고 정해진 전송개수만큼 전송이 진행되면 종료신호를 발생하기 위한 시퀀셜 어드레스발생기; 상기 명령분석기와 상기 시퀀셜 어드레스생성기의 동기 신호 및 최종 목적지의 읽기/쓰기(Read/Write) 및 칩 인에이블 신호를 발생시키기 위한 제어신호발생기; 상기 제어신호발생기로부터 입력되는 읽기/쓰기(Read/Write) 신호에 의해 양방향 데이터 버스의 방향을 제어하기 위한 버스방향전환기; 및 상기 버스방향전환기와 상기 명령분석기의 전송 명령의 분석 근거로 시퀀셜 전송모드일 경우 목적 어드레스를 상기 시퀀셜 어드레스발생기의 출력으로 선택하고, 넌-시퀀셜 전송모드일 경우 목적 어드레스를 상기 명령분석기의 어드레스 레지스터 값을 선택하는 기능을 수행하기 위한 어드레스선택기를 포함하여 이루어진 것을 특징으로 한다.-
-
Patent Agency Ranking
公开(公告)号：KR101769575B1
公开(公告)日：2017-08-30
申请号：KR1020170059539
申请日：2017-05-12
Applicant: 한국전자통신연구원
IPC: H04N19/573 , H04N19/533 , H04N19/56 , H04N19/61 , H04N19/59
Abstract: 움직임탐색시효율적인움직임벡터추출방법및 그장치가개시된다. 원영상에서탐색개시위치를결정하여나선형움직임탐색을수행하는단계및 P 픽처탐색시서브샘플링영상에서의탐색수행여부를판정하는단계를포함하는움직임벡터추출방법은서브샘플링영상을이용하면서나선형움직임탐색, 확장탬플릿의복수병용이라는방안을조합한새로운계층나선형움직임탐색방법인서브샘플링탐색에의한다수의움직임벡터후보검출에의해탐색정도(accuracy)를개선할수 있는효과가있다.
-
公开(公告)号：KR1020170057209A
公开(公告)日：2017-05-24
申请号：KR1020170059539
申请日：2017-05-12
Applicant: 한국전자통신연구원
IPC: H04N19/573 , H04N19/533 , H04N19/56 , H04N19/61 , H04N19/59
Abstract: 움직임탐색시효율적인움직임벡터추출방법및 그장치가개시된다. 원영상에서탐색개시위치를결정하여나선형움직임탐색을수행하는단계및 P 픽처탐색시서브샘플링영상에서의탐색수행여부를판정하는단계를포함하는움직임벡터추출방법은서브샘플링영상을이용하면서나선형움직임탐색, 확장탬플릿의복수병용이라는방안을조합한새로운계층나선형움직임탐색방법인서브샘플링탐색에의한다수의움직임벡터후보검출에의해탐색정도(accuracy)를개선할수 있는효과가있다.
-
公开(公告)号：KR101168157B1
公开(公告)日：2012-07-24
申请号：KR1020090025868
申请日：2009-03-26
Applicant: 한국전자통신연구원
IPC: H04N19/176 , H04N19/91
Abstract: 본 발명은 H.264 코덱의 무손실 영상 압축 방법에 관한 것으로, 압축 대상 이미지를 n(n은 자연수)개의 픽셀 영역들로 분할하는 과정; 상기 n개의 픽셀 영역들 각각을 압축하여 n개의 가변 길이 압축 코드들로 변환하는 과정; 및 상기 n개의 가변 길이 압축 코드들의 크기 변화를 패턴화하여 주소를 생성하는 과정을 포함하여 구성되며, 이에 의하여 외부 메모리에 저장되는 데이터를 무손실 압축하고, 무작위 지점의 데이터에 접속 가능해진다.
H.264 코덱, 영상 압축, 무손실 압축, 무작위 지점의 데이터에 대한 접근-
公开(公告)号：KR101127963B1
公开(公告)日：2012-03-26
申请号：KR1020090031779
申请日：2009-04-13
Applicant: 한국전자통신연구원
Abstract: 본 발명은 인트라 16×16 휘도 예측시에 역양자화 및 역변환의 동작 시작 시점을 앞당겨주며동작 속도를 증대시키기 위한 SAE 계산 장치 및 그를 포함하는 H.264 코딩 장치에 관한 것으로, IQIT에 필요한 양자화된 DC 성분과 역양자화된 DC 성분을 인트라 예측 동작시에 미리 계산할 수 있도록 함으로써, 역양자화 및 역변환의 동작 시점을 앞당겨 줄 수 있을 뿐 만 아니라, 역양자화 및 역변환의 동작 속도까지도 증대시켜 줄 수 있도록 한다.
H.264, 인트라 예측, DC 계수, SAE 계산, 인트라 16×16 휘도 예측-
公开(公告)号：KR1020110070772A
公开(公告)日：2011-06-24
申请号：KR1020100113400
申请日：2010-11-15
Applicant: 한국전자통신연구원
CPC classification number: G06F12/0815 , G06F12/0831 , G06F12/0835 , G06F12/0862 , Y10S707/99952
Abstract: PURPOSE: A network load reduction method for multi-processor system including distributed memory and a node structure thereof are provided to reduce the data access delay by reducing the traffic generated when data request is failed. CONSTITUTION: A processor(110) controls the node and processes the data. A distributed memory(120) stores the data processed by the processor. An auxiliary memory(160) stores a sharer history table. When the node requests the shared data to a first external node and receives the data from a second external node, the sharer history table stores the second external node information and the shared data information. The node includes a cache(140) which stores the data from the first external node and the distributed memory read by the processor.
Abstract translation: 目的：提供包括分布式存储器及其节点结构在内的多处理器系统的网络负载降低方法，以减少数据请求失败时产生的流量来减少数据访问延迟。 构成：处理器（110）控制节点并处理数据。 分布式存储器（120）存储由处理器处理的数据。 辅助存储器（160）存储共享者历史表。 当节点向第一外部节点请求共享数据并从第二外部节点接收数据时，共享者历史表存储第二外部节点信息和共享数据信息。 节点包括存储来自第一外部节点的数据和由处理器读取的分布式存储器的高速缓存（140）。
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.026 seconds)
