-
公开(公告)号：KR100340048B1
公开(公告)日：2002-06-15
申请号：KR1020000063098
申请日：2000-10-26
Applicant: 한국전자통신연구원
IPC: H03H17/06
Abstract: 본 발명은 하드웨어의 사용량이 큰 승산기를 사용하지 않고 하드웨어의 사용량이 작으면서도 고속 연산에 적합한 룩업 테이블 방식을 사용하여 FIR 필터 연산을 처리하는 FIR 필터 장치를 제공하기 위한 것으로, 이를 위해 본 발명은, 4 비트의 필터 입력 데이터에 대해 8 비트의 필터 출력 데이터를 출력하는 108 탭, 1:4 인터폴레이션 유한 임펄스 응답 필터 장치에 있어서, 2의 보수 형태인 상기 4 비트의 필터 입력 데이터를 단일 비트화하고, 제1 클럭 신호에 응답하여 단일 비트화된 입력 데이터를 시프트한 후 저장하기 위한 4개의 27비트 시프트 및 저장 수단; 상기 제1 클럭 신호 및 제2 클럭 신호에 응답하여 상기 4개의 27 비트 시프트 및 저장 수단에 저장된 입력 데이터 중 하나를 선택하기 위한 제1 선택 수단: 상기 제1 선택 수단에서 선택된 입력 데이터에 응답하여 다수의 필터 계수 그룹 각각에 대응되는 룩업 테이블의 어드레스를 생성하기 위한 어드레스 생성 수단; 상기 어드레스 생성 수단에서 생성된 어드레스를 응답하여 각 필터 계수 그룹의 필터 출력을 생성하기 위한 제1 내지 제4 룩업 테이블 그룹; 상기 제1 내지 제4 룩업 테이블 그룹으로부터 각각 병렬로 출력되는 상기 필터 계수 그룹의 필터 출력을 시프트하고, 계수 비트수만큼 적산하기 위한 4개의 적산 수단; 및 상기 4개의 적산 수단 각각으로부터의 출력을 각 필터 계수 그룹 별로 직렬 변환하기 위한 제2 선택 수단을 포함한다.
-
公开(公告)号：KR1019980027626A
公开(公告)日：1998-07-15
申请号：KR1019960046460
申请日：1996-10-17
Applicant: 한국전자통신연구원
IPC: G06F7/52
Abstract: 직렬처리 방식의 나눗셈 연산에서 순차적으로 뺄셈 연산을 수행한 후 쉬프트하여 오랜 연산 시간이 소요되던 종래 방식을 개선하기 위한 본 발명은 뺄셈 연산과 쉬프트를 동시에 수행하고 뺄셈기의 출력을 쉬프트 레지스터의 입력으로 제공하여 직렬처리 나눗셈 연산 수행 속도를 줄일 수 있는 직렬처리 나눗셈기의 구동 방법이 개시된다.
-
-
公开(公告)号：KR1020170103600A
公开(公告)日：2017-09-13
申请号：KR1020160096630
申请日：2016-07-29
Applicant: 한국전자통신연구원
Abstract: 본발명은 RF 송수신기의 IQ 불일치및 DC 옵셋을보정하기위한방법및 장치에관한것이다. 본발명에따른 RF 송수신기의디씨옵셋(DC offset) 및 I-Q 불일치성분을보정하기위한방법은, 송신기에테스트신호에입력하고, 상기테스트신호를아날로그화하는단계, 송신믹서를이용하여상기아날로그화된 테스트신호를변환하는단계, 상기송신믹서로부터출력된신호를서브샘플링(subsampling)하여디지털화하는단계및 상기서브샘플링된신호로부터디씨옵셋및 I-Q 불일치보정상수를산출하는단계를포함할수 있다.
Abstract translation: 本发明涉及一种校正RF收发器的IQ失配和DC偏移的方法和设备。 根据本发明的用于校正RF收发机的DC偏移和IQ失配分量的方法包括：向发射机输入测试信号并且模拟测试信号; 转换测试信号，通过二次采样数字化发射混频器输出的信号，并根据子采样信号计算DC偏移和IQ失配校正常数。
-
公开(公告)号：KR1020150040111A
公开(公告)日：2015-04-14
申请号：KR1020130118713
申请日：2013-10-04
Applicant: 한국전자통신연구원
IPC: H04L25/30
CPC classification number: H03H17/0628
Abstract: 데이터레이트변환장치는샘플링할 메모리주소위치를나타내는제1 파라미터와예측시점의위상값을나타내는제2 파라미터를생성하고, 입력클럭에기반하여입력되는데이터를메모리에기록하고, 출력클럭에기반하여상기제1 파라미터를이용하여메모리로부터샘플링된연속된데이터를출력하며, 연속된데이터와복수의필터계수및 상기제2 파라미터를이용하여최종데이터를생성하여출력한다.
Abstract translation: 本发明涉及一种用于转换数据速率的装置及其方法。 本发明可以产生表示要采样的存储器地址位置的第一参数和表示预测时间的相位值的第二参数; 基于存储器上的输入时钟记录输入数据; 通过使用基于输出时钟的第一参数来输出由存储器采样的连续数据; 并通过使用第二参数，连续数据和多个滤波因子来产生最终数据。
-
Patent Agency Ranking
公开(公告)号：KR1020120072263A
公开(公告)日：2012-07-03
申请号：KR1020100134104
申请日：2010-12-23
Applicant: 한국전자통신연구원
IPC: H04B1/50
CPC classification number: H04B1/001 , H04B1/0021 , H04B1/50
Abstract: PURPOSE: A signal reception apparatus including a digital front end and signal reception method using the same are provided to variably control decimation rates according to the channel band or frequency bandwidth of a signal at the digital front end by inputting a channel selecting filter. CONSTITUTION: A CIC(Cascated Integrator Comb) decimation filter(110) reduces sampling rates of a reception signal. A CIC compensation filter(120) compensates errors generated in the CIC decimation filter. A re-sampler(130) controls the sampling rates of the reception signal. A channel selecting filter(140) rapidly filters a channel frequency band. The channel selecting filter eliminates noise except for signal bands.
Abstract translation: 目的：提供包括数字前端的信号接收装置和使用其的信号接收方法，以通过输入频道选择滤波器来根据数字前端的信号的频带或频带来可变地控制抽取率。 构成：CIC（串联积分梳）抽取滤波器（110）降低接收信号的采样率。 CIC补偿滤波器（120）补偿CIC抽取滤波器中产生的误差。 重新采样器（130）控制接收信号的采样率。 信道选择滤波器（140）快速地对信道频带进行滤波。 信道选择滤波器除去信号带外的噪声。
-
公开(公告)号：KR1020120072262A
公开(公告)日：2012-07-03
申请号：KR1020100134103
申请日：2010-12-23
Applicant: 한국전자통신연구원
IPC: H04B1/16
CPC classification number: H04L27/0014 , H04B1/0007 , H04L25/03114 , H04L2027/0024
Abstract: PURPOSE: A digital reception apparatus for mobile communication and operation method thereof are provided to support multi-mode sampling by using integer and rational decimation. CONSTITUTION: An ADC(Analog-to-Digital Converter) changes an RF(Radio Frequency) analog signal into a digital signal. A digital front end(140) includes a filter(220) and a digital mixer(210). The digital mixer changes the center frequency of the output signal of the ADC into DC(Direct Current). The filter satisfies with signals of multiple bands through a digital AGC(Auto Gain Control). A modem modulates the output signal of a digital front end.
Abstract translation: 目的：提供一种用于移动通信的数字接收装置及其操作方法，以通过使用整数和有理抽取来支持多模式采样。 构成：ADC（模数转换器）将RF（射频）模拟信号改变为数字信号。 数字前端（140）包括过滤器（220）和数字混合器（210）。 数字混频器将ADC输出信号的中心频率更改为直流（直流）。 滤波器通过数字AGC（自动增益控制）满足多个频带的信号。 调制解调器调制数字前端的输出信号。
-
公开(公告)号：KR1020120072217A
公开(公告)日：2012-07-03
申请号：KR1020100134051
申请日：2010-12-23
Applicant: 한국전자통신연구원
IPC: H01P1/36
Abstract: PURPOSE: A programmable active isolator for cancelation of a leakage is provided to improve the linearity of a whole system by eliminating a leakage of RF signals without using frequency conversion. CONSTITUTION: A main isolating unit(110) is arranged in a main route. A leakage removal unit(120) including a voltage reducer(121) and a phase shifter(122) is arranged in a branch route branched off the main route and removes leaked signals. In the leakage removal unit, the voltage reducer and the phase shifter are integrated into a single chip.
Abstract translation: 目的：提供用于消除泄漏的可编程有源隔离器，通过消除RF信号的泄漏而不使用频率转换来提高整个系统的线性度。 构成：主隔离单元（110）布置在主路线上。 在从主路径分支的分支路径中设置包括减压器（121）和移相器（122）的泄漏去除单元（120），并且去除泄漏的信号。 在泄漏去除单元中，降压器和移相器集成到单个芯片中。
-
公开(公告)号：KR1020080006787A
公开(公告)日：2008-01-17
申请号：KR1020060065941
申请日：2006-07-13
Applicant: 한국전자통신연구원
CPC classification number: G01S1/68 , H04W64/00 , H04L25/4906
Abstract: An apparatus for generating fast ranging binary code sequence and a method thereof are provided to reduce required time by reducing a repetitively generated part in generating 144 code sequences using ranging codes, by generating a ranging signal. According to an apparatus for generating fast ranging binary code sequence, an initial value generation unit generates initial values of each ranging code to ranging code within a fixed range using an initial value. A storing unit stores the initial value of each ranging code generated in the initial value generation unit. A binary code sequence generation unit generates a binary code sequence of the corresponding ranging code using the initial value of each ranging code stored in the storing unit. A control unit(22) writes a first UL_PermBase value in a register of the initial value generation unit according as receiving a first frame including a first ranging code and a first UL_PermBase value from a base station, and controls initial value storing process of generating and storing the initial value of each ranging code, and controls each component to generate the binary code sequence by reading the initial value of the corresponding ranging code in the storing unit.
Abstract translation: 提供一种用于产生快速测距二进制码序列的装置及其方法，通过生成测距信号，通过减少使用测距码生成144个码序列的重复生成部分来减少所需时间。 根据用于生成快速测距二进制码序列的装置，初始值生成单元使用初始值，在固定范围内生成每个测距码的测距码的初始值。 存储单元存储在初始值生成单元中生成的每个测距代码的初始值。 二进制码序列生成单元使用存储在存储单元中的每个测距码的初始值来生成对应测距码的二进制码序列。 控制单元（22）根据从基站接收包括第一测距码和第一UL_PermBase值的第一帧，将初始值生成单元的寄存器中的第一UL_PermBase值写入，并且控制初始值存储处理 存储每个测距码的初始值，并且通过读取存储单元中的相应测距码的初始值来控制每个分量以生成二进制码序列。
-
公开(公告)号：KR100746856B1
公开(公告)日：2007-08-07
申请号：KR1020060026535
申请日：2006-03-23
Applicant: 한국전자통신연구원
IPC: H03H17/00
Abstract: 본 발명은 FIR(Finite Impulse Response) 디지털 필터에 있어서 설계 요구의 탭 수만큼 필요로 하게 되는 승산기의 연산을 이용하지 않고, 주어진 계수의 속성으로부터 가산 및 감산에 의해 필터 연산할 수 있는 정보를 추출한 후, 추출한 정보를 이용하여 적은 가산 및 감산 회로를 통하여 필터 기능을 수행할 수 있는 FIR 디지털 필터 및 그 설계 방법에 관한 것이다.
본 발명의 무승산기 FIR 디지털 필터 설계 방법에서는, 설계 요구의 계수에 대하여 가감산에 필요한 정보를 추출하여 저장하는 4개의 테이블을 생성하며, 또한 계수의 소수 부분을 취하여 정수로 표현하였을 때의 최대값을 상한으로 하는 16 배수의 가산 구간을 설정하고 클록 주파수에 동기되어 입력되는 데이터를 16구간 단위로 가산하여 저장하는 가산 테이블을 생성한다. 그리고 4개의 테이블과 가산 테이블로부터 가산된 값의 추출 및 오차보정을 수행하여 승산에 대응되는 값을 얻고, 출력단의 가산기 체인에서 가산하여 필터링 결과를 출력함으로써, 무승산기 FIR 디지털 필터의 논리회로를 효과적으로 구현할 수 있다.
FIR 디지털 필터, 무승산기, 16배수 경계, 16구간 가산 테이블, 오차 보정
-
-
-
-
-
-
-
-
-
Search Results
82
records
(took 0.027 seconds)
