-
公开(公告)号：KR1019990052572A
公开(公告)日：1999-07-15
申请号：KR1019970072065
申请日：1997-12-22
Applicant: 한국전자통신연구원
IPC: H03F3/45
Abstract: 본 발명은 차동 증폭 회로에 관한 것으로 특히, 소스 전극으로 신호를 입력하고 드레인 전극으로 출력하는 구조로 여러 가지 혼합된 주파수 성분을 원래의 차동 신호로부터 용이하게 제거할 수 있는 것을 특징으로 한다.
종래의 차동 증폭 회로는 독립된 증폭단을 구성하여 바이어스 회로 및 이에 따른 직류 바이어스 전류 소모를 필요로 한다.
본 발명에서는 두 개의 트랜지스터를 이용하여, 첫 번째 입력 신호를 제 1 트랜지스터의 소스 전극에 공급하고 동시에 제 2 트랜지스터의 게이트 전극에 공급하며, 두 번째 입력 신호는 제 2 트랜지스터의 소스 전극에 공급하고 동시에 제 1 트랜지스터의 게이트 전극에 공급한다. 또한 각각 트랜지스터의 드레인 전극은 부하 저항과 연결 되도록 한 구성으로 독립된 직류 바이어스 전원이 필요없는 간단한 회로를 제시한다.-
公开(公告)号：KR100211026B1
公开(公告)日：1999-07-15
申请号：KR1019960049301
申请日：1996-10-28
Applicant: 한국전자통신연구원
IPC: G01R23/00
CPC classification number: G01R27/32
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
고주파 측정의 오차를 보정하는 방법.
2. 발명이 해결하려고 하는 기술적 과제
일반적인 오차 보정방법으로 계산된 측정용 보조기구의 특성으로부터 보정기구의 특성 임피던스를 구하여 일단 계산되었던 측정용 보조기구의 특성을 재계산함으로써, 특성이 검증되지 않은 표준 보정기구를 사용하더라도 고주파 측정오차를 정확히 보정하고자 함.
3. 발명의 해결방법의 요지
측정용 보조기구를 두 개의 전송선(104,105)과 전송선 연결부위의 기생성분(106)으로 모델링 하고, 각 전송선의 전달특성을 이용하여 측정 기준점을 이동함으로써 2 단자가 서로 만나게 하였을 경우의 반사계수 치이로부터 측정용 보조기구의 특성 추출에 사용된 표준 보정기구의 특성 임피던스를 계산하는 단계로 이루어짐.
4. 발명의 중요한 용도
측정장치에 이용됨.-
公开(公告)号：KR1019990050432A
公开(公告)日：1999-07-05
申请号：KR1019970069551
申请日：1997-12-17
Applicant: 한국전자통신연구원
IPC: H04B1/00
Abstract: 본 발명은 피드백을 이용한 MMIC 캐스코드 혼합기에 관한 것으로, 특히, 특히 무선통신 및 광통신에 사용되는 피드백을 이용한 MMIC 캐스코드 혼합기에 관한 것이다. 본 발명의 목적은 주파수 대역폭과 안정도를 향상하면서도 웨이퍼의 소요 면적을 절약하여 신뢰성이 증대되고 제작비용을 절감할 수 있는 피드백을 이용한 MMIC 캐스코드 혼합기를 제공하는 데에 있다. 본 발명의 피드백을 이용한 MMIC 캐스코드 혼합기는 게이트에 국부 발진기의 입력신호가 인가되고 드레인에서 주파수 변조된 중간 주파수를 얻는 제 1FET 및 게이트에 RF 주파수의 입력신호가 인가되는 제 2FET와, 상기 제 1FET의 게이트와 드레인 사이에 피드백으로 연결되어 상기 국부 발진기의 입력신호와 상기 중간 주파수의 출력신호에 대한 주파수 대역폭을 넓히고 회로의 안정도를 증가시키는 제 1안정수단과, 상기 제 2FET의 게이트와 드레인 사이에 피드백으로 연결되어 상기 RF 주파수의 입력신호와 상기 중간 주파수의 출력신호에 대한 주파수 대역폭을 넓이고 회로의 안정도를 증가시키는 제 2안정수단을 구비한다.
-
公开(公告)号：KR100149943B1
公开(公告)日：1999-04-15
申请号：KR1019950017304
申请日：1995-06-24
Applicant: 한국전자통신연구원
IPC: H01L21/334
Abstract: 본 발명은 인듐갈륨비소, 인듐 알루미늄 비소 이종접합의 고전자 이동도 트랜지스터의 제조방법에 관한 것으로서, 반도체기판의 상부에 버퍼층 및 채널층을 형성한 후 동일한 진공 챔버 내에서 진공을 깨지않고 채널층 표면에 도착된 소오스 분자들이 각각의 격자점으로 이동되기 위한 표면 이동시간을 갖도록 단지 결정 성장층들을 형성하기 위한 소오스들의 셔터를 닫아 성장을 일시 멈추게 한 후 연속해서 스페이서층, 도너층 및 캡층을 형성한다. 따라서, 채널층의 표면에 도착된 소오스 분자들이 각각의 격자점에 위치되도록 하므로써 격자 결함이 감소되고 계면 급준성이 향상되어 전자이동도가 증가된다.
-
公开(公告)号：KR1019970052918A
公开(公告)日：1997-07-29
申请号：KR1019950053652
申请日：1995-12-21
Applicant: 한국전자통신연구원
IPC: H01L21/318
Abstract: 본 발명은 초음파를 가하여 균일한 질소 래디칼을 얻기 위한 질화갈륨 박막 제조방법에 관한 것으로서, 그 특징은 질화갈륨 박막 제조방법에 있어서, 고음전압을 가할 수 있는 원추형 챔버를 형성하는 제1과정과, 필라멘트에 의한 프라즈마를 형성하는 제2과정과, 자체 구조에 의해 프라즈마를 추출하는 제3과정 및 상기 제3과정과 동시에 기판에 초음파를 가하는 제4과정을 포함하여 균일도를 높이며 질화물 반도체 박막의 질을 향상시키는 데에 있으므로, 본 발명은 질화갈륨 박막 성장 중 기판에 가한 초음파에 의하여 부착력이 향상되므로 기존의 부착력이 낮아 성장이 어려웠던 물질의 성장이 가능하여지고, 부착계수를 증가시킬 수 있어 결정 성장 중성장 압력을 충분히 낮춘 상태에서 성장 박막의 질을 향상시킬 수 있고 소오스를 절감할 수 있다는 데에 그 효과가 있다.
-
Patent Agency Ranking
公开(公告)号：KR1019970051983A
公开(公告)日：1997-07-29
申请号：KR1019950052669
申请日：1995-12-20
Applicant: 한국전자통신연구원
IPC: H01L21/20
Abstract: 본 발명은 극 박막소자 제조 방법에 관한 것으로서, 반절연성의 갈륨 비소 화합물 반도체 기판상에 상기 갈륨 비소와 식각 선택비가 큰 알루미늄 비소로 이루어진 희생층, 갈륨 비소 또는 갈륨 비소와 알루미늄 갈륨 비소의 초격자 구조로 이루어진 완충층, 실리콘이 도핑된 갈륨 비소층으로 이루어진 채널층으로 순착적으로 결정 성장하는 공정과, 상기 채널층의 소정부분을 상기 완충층이 노출되도록 제거하여 소자를 분리하는 공정과, 상기 완충층과 채널층의 상부에 감광막을 도포한 후 노광 및 현상하여 상기 완충층을 노출시키는 공정과, 상기 완충층을 상기 희생층이 노출되도록 식각하는 공정과, 상기 감광막의 상부에 여분의 웨이퍼를 부착하고 상기 희생층을 제거하여 소자를 기판으로 부터 분리하는 공정과, 상기 완충층의 노출면에 패키지 할 때 열 방출을 효율적으로 할 수 있는 열방출층을 형성하는 공정과, 상기 열방출층의 표면에 열전도성이 좋은 열전도기판을 부착하고 상기 감광막을 제거하는 공정을 구비한다.
따라서, 본 발명은 동시에 칩을 분리 할 수 있으며, 이렇게 분리된 칩은 두께가 수 마이크로 미터로 줄어들므로 열방출을 효율적으로 할 수 있어 전력소자의 성능을 향상시킬 수 있다.-
公开(公告)号：KR1019920010132B1
公开(公告)日：1992-11-16
申请号：KR1019890012336
申请日：1989-08-29
Applicant: 한국전자통신연구원
IPC: H01L21/36
CPC classification number: G01N33/64 , C12Q1/26 , C12Q1/32 , C12Q1/34 , C12Q1/37 , C12Q1/40 , C12Q1/48 , C12Q1/527 , C12Q2334/10 , C12Q2337/12 , G01N33/84 , G01N2333/9121 , G01N2333/924 , Y10S435/962
Abstract: The method uses a regrowing process to form epitaxial layers onto a substrate, the epitaxial layers having different structures respectively, thereby mounting multifunctional elements on a single chip. The method comprises the steps of depositing a dielectric layer (13) onto a first epitaxial layer (12) grown on a semiconductor substrate (11), etching the desired portions of the layers (12,13) to form a mesa structure (12a,13a), regrowing second epitaxial layer (14) thereon, and removing the dielectric layer (13a) and the second epilaxial layer (14a) formed on the layer (13a) by using a lift-off process, thereby forming two different epitaxial layers (12a,14) on a substrate (11).
Abstract translation: 该方法使用再生过程在衬底上形成外延层，外延层分别具有不同的结构，从而将多功能元件安装在单个芯片上。 该方法包括以下步骤：在生长在半导体衬底（11）上的第一外延层（12）上沉积介电层（13），蚀刻所述层（12,13）的所需部分以形成台面结构（12a， 在其上重新生长第二外延层（14），并通过剥离工艺去除形成在层（13a）上的电介质层（13a）和第二外延层（14a），从而形成两个不同的外延层（ 12a，14）。
-
公开(公告)号：KR1019920007336B1
公开(公告)日：1992-08-31
申请号：KR1019890012681
申请日：1989-09-01
Applicant: 한국전자통신연구원
IPC: H01L21/20
Abstract: The method for using a silicon mask to form the epitaxial layers with different growth layer structures on one substrate by using a molecular beam epitaxy technique comprises the steps of forming a first epitaxial layer (16) by using a silicon mask (12) to deposit an Al layer (17) thereon, removing the silicon mask (12) to grow a second epitaxial layer (18) and lifting-off the Al and epitaxial layer (17,18) by etching the Al layer (17) by using a chemical method, thereby obtaining the epitaxial layers with different structures to reduce the manufacturing time.
Abstract translation: 通过使用分子束外延技术在一个衬底上使用硅掩模来形成具有不同生长层结构的外延层的方法包括以下步骤：通过使用硅掩模（12）形成第一外延层（16）以沉积 Al层（17），通过使用化学方法蚀刻Al层（17），去除硅掩模（12）以生长第二外延层（18）并提升Al和外延层（17,18） 从而获得具有不同结构的外延层以减少制造时间。
-
公开(公告)号：KR1019920004365B1
公开(公告)日：1992-06-04
申请号：KR1019890012680
申请日：1989-09-01
Applicant: 한국전자통신연구원
IPC: H01L27/04
Abstract: The method for forming an ohmic contact with buried type to manufacture a modulated doping FET (MODFET) comprises etching the source and drain region to the two dimensional electron gas channel layer (12a) to form a large spacer (20) and depositing a metallic film thereon to form a buried ohmic contact (15), thereby the layer (12a) and the contact (15) being connected directly. The method need not control the complex reaction mechanism between the metal of the contact and the layer made of different materials. The method controls the length of a channel exactly.
Abstract translation: 用于形成具有掩埋型的欧姆接触以制造调制掺杂FET（MODFET）的方法包括将源极和漏极区域蚀刻到二维电子气体沟道层（12a）以形成大的间隔物（20）并沉积金属膜 在其上形成埋入的欧姆接触（15），由此层（12a）和触点（15）直接连接。 该方法不需要控制接触金属与不同材料层之间的复杂反应机理。 该方法精确地控制通道的长度。
-
-
-
-
-
-
-
-
-
Search Results
187
records
(took 0.02 seconds)
