-
公开(公告)号：KR100606290B1
公开(公告)日：2006-07-31
申请号：KR1020040100421
申请日：2004-12-02
Applicant: 한국전자통신연구원
IPC: H01L29/78
CPC classification number: H01L29/66856 , H01L29/66462
Abstract: 본 발명은 전계효과 트랜지스터의 제조방법에 관한 것으로, 다층의 감광막을 이용한 리소그라피 공정, 절연막 건식 식각공정에서의 감광막과 절연막 사이의 건식 식각선택비를 이용하여 서로 다른 문턱전압을 가지는 각기 다른 트랜지스터를 한 기판 상에 동시에 제조함으로써, 모드 또는 문턱전압이 서로 다른 트랜지스터를 동일 기판 상에 제조하는데 있어 별도의 리소그라피 공정과 그에 따른 추가적인 공정 단계를 감소시켜 제조 공정 비용을 감소시키고 소자의 안정성 및 생산성을 향상시킬 수 있는 것을 특징으로 한다.
전계효과 트랜지스터, 문턱전압, 게이트 리세스, 티형 게이트, 도즈, 노광-
公开(公告)号：KR1020060067127A
公开(公告)日：2006-06-19
申请号：KR1020050061301
申请日：2005-07-07
Applicant: 한국전자통신연구원
IPC: H01L29/80
Abstract: 본 발명은 반도체 소자의 트랜지스터 및 그 제조방법에 관한 것으로, 반절연 기판 상에 완충층, 제1 실리콘 도핑층, 제1 전도층, 상기 제1 실리콘 도핑층과 다른 도핑 농도를 가지는 제2 실리콘 도핑층 및 제2 전도층이 순차적으로 적층된 에피 기판과, 상기 제1 실리콘 도핑층의 소정 깊이까지 침투되도록 상기 제2 전도층의 양측 상에 형성되어 오믹 접촉을 형성하는 소오스 전극 및 드레인 전극과, 상기 소오스 전극 및 상기 드레인 전극 사이의 제2 전도층 상에 형성되어 상기 제2 전도층과 콘택을 형성하는 게이트 전극이 포함되되, 상기 게이트 전극과 상기 소오스 전극 및 상기 드레인 전극간에는 절연막에 의해 전기적으로 절연되며, 상기 게이트 전극의 상부가 상기 소오스 전극 및 상기 드레인 전극 중 적어도 하나에 소정부분 중첩되어 형성됨으로써, 게이트 턴-온 전압의 증가, 항복전압의 증가 및 수평전도성분의 감소로 인하여 스위치 소자에 인가되는 최대전압한계값을 증가시켜 스위치 장치의 파워수송능력의 개선에 따른 고전력 저왜곡 특성 및 격리도의 증가를 기대할 수 있는 효과가 있다.
반도체 소자, 삽입 손실, 게이트 전극, 저손실 스위치, 고속 스위치Abstract translation: 本发明涉及一种晶体管和制造半导体器件的方法中，半绝缘基板，一第一掺杂硅层，所述第一导电层，与所述第一掺杂硅层和所述其它的掺杂浓度的第二掺杂硅层上的缓冲层 源电极和漏电极，形成在所述第二导电层的两侧以贯穿所述第一硅掺杂层的预定深度并与其形成欧姆接触; 在导电层和所述第二通过与所述栅电极和所述源电极和所述漏电极的栅极doedoe电极之间的绝缘膜电隔离上形成的源电极和第二，以形成一个导电层和所述漏电极之间的接触 并且，栅电极的上部形成为与源电极和漏电极中的至少一个的预定部分重叠， 的导通电压上升，由于在该击穿电压的增加和增加的最大电压极限水平传导部件的减少增加被施加到开关元件按照携带开关的容量高功率低失真特性的能力的提高，和隔离的栅极导 可以预期。
-
公开(公告)号：KR1020050054602A
公开(公告)日：2005-06-10
申请号：KR1020030087994
申请日：2003-12-05
Applicant: 한국전자통신연구원
IPC: H01L27/095
CPC classification number: H01L29/7785
Abstract: 이중 면도핑 구조를 가지는 에피 기판으로부터 얻어진 고전력, 저삽입손실, 고격리도, 고스위칭속도를 갖는 고주파 스위치 소자에 관하여 개시한다. 본 발명에 따른 고주파 스위치 소자는, GaAs 반절연 기판 상에 AlGaAs/GaAs 초격자 버퍼층, 제1 Si 면도핑층, 도핑되지 않은 제1 AlGaAs 스페이서, 도핑되지 않은 InGaAs층, 도핑되지 않은 제2 AlGaAs 스페이서, 상기 제1 Si 면도핑층보다 큰 도핑 농도를 가지는 제2 Si 면도핑층 및 도핑되지 않은 GaAs/AlGaAs 캡층이 차례로 적층된 에피 기판을 포함한다. 상기 도핑되지 않은 GaAs/AlGaAs 캡층 위에는 상기 도핑되지 않은 GaAs/AlGaAs 캡층과 오믹 콘택을 형성하는 소오스 전극 및 드레인 전극이 형성되어 있다. 상기 소오스 전극 및 드레인 전극 사이에는 상기 도핑되지 않은 GaAs/AlGaAs 캡층과 쇼트키 콘택을 형성하는 게이트 전극이 형성되어 있다.
-
公开(公告)号：KR1020030056332A
公开(公告)日：2003-07-04
申请号：KR1020010086533
申请日：2001-12-28
Applicant: 한국전자통신연구원
IPC: H01L27/04
CPC classification number: H01L29/7785
Abstract: PURPOSE: A PHEMT(Pseudomorphic High Electron Mobility Transistor) power device and a method for manufacturing the same are provided to be capable of using a single power supply, improving linearity, and increasing breakdown voltage. CONSTITUTION: A GaAs buffer layer(12), an AlGaAs/GaAs superlattice layer(14), an undoped AlGaAs layer(16) having a wide band gap, the first silicon doped layer(20), the first spacer(22), an InGaAs electron moving layer(24), the second spacer(26), the second silicon doped layer(28), a lightly doped AlGaAs layer(30), and an undoped GaAs capping layer(32) are sequentially formed on a GaAs semi-insulating substrate(10). A source and drain electrode(42,44) are located on the undoped GaAs capping layer for the ohmic contact between the undoped GaAs capping layer and the source and drain electrode. A gate electrode(60) is located on the lightly doped AlGaAs layer through the undoped GaAs capping layer.
Abstract translation: 目的：提供PHEMT（伪态高电子迁移率晶体管）功率器件及其制造方法，以能够使用单个电源，提高线性度和增加击穿电压。 构成：GaAs缓冲层（12），AlGaAs / GaAs超晶格层（14），具有宽带隙的未掺杂的AlGaAs层（16），第一硅掺杂层（20），第一间隔物（22）， 在GaAs半导体层上依次形成InGaAs电子移动层（24），第二间隔物（26），第二硅掺杂层（28），轻掺杂AlGaAs层（30）和未掺杂的GaAs覆盖层（32） 绝缘基板（10）。 源极和漏极（42,44）位于未掺杂的GaAs覆盖层上，用于未掺杂的GaAs覆盖层与源极和漏极之间的欧姆接触。 栅电极（60）通过未掺杂的GaAs覆盖层位于轻掺杂的AlGaAs层上。
-
公开(公告)号：KR1020170058115A
公开(公告)日：2017-05-26
申请号：KR1020150161921
申请日：2015-11-18
Applicant: 한국전자통신연구원
Inventor： 지홍구
Abstract: 본발명의일 실시예에따른전력증폭기는제 1 신호의위상을보정하고, 상기제 1 신호의전력을증폭하는제 1 증폭기, 제 2 신호의전력을증폭하는제 2 증폭기, 및상기제 1 신호및 제 2 신호를결합하여제 3 신호를출력하는전력합성부를포함할수 있다.
Abstract translation: 根据本发明实施例的功率放大器包括用于放大第一信号的功率的第一放大器，用于放大第二信号的功率的第二放大器， 以及用于组合第二信号并输出第三信号的功率组合器。
-
Patent Agency Ranking
公开(公告)号：KR1020150031903A
公开(公告)日：2015-03-25
申请号：KR1020130111690
申请日：2013-09-17
Applicant: 한국전자통신연구원
IPC: G01R31/26
Abstract: 고출력 증폭기 MMIC를 위한 범용적 측정 장치가 개시된다. 본 발명의 일실시예에 따른 고출력 증폭기 MMIC를 위한 범용적 측정 장치는, 방열판에 분리 가능하게 연결되어, 고출력 증폭기 MMIC(Monolithic Microwave Integrated Circuit)를 체결하는 MMIC 캐리어와, 상기 MMIC 캐리어와 연결되도록 설계되는 마이크로스트립 선로가 접착되는 커넥터 조립체, 및 상기 커넥터 조립체를 상기 고출력 증폭기 MMIC의 크기에 맞게 안내하는 슬라이딩 가이드판을 실행하는 실행부를 포함한다.
Abstract translation: 公开了一种用于大功率放大器单片微波集成电路（MMIC）的通用测量装置。 根据本发明的实施例的用于高功率放大器MMIC的通用测量装置包括：可拆卸地连接到散热器以紧固高功率放大器MMIC的MMIC载体; 一个连接器组件，被设计成连接到所携带的MMIC的微带线被连接到该连接器组件上; 以及执行部件，用于执行滑动导向板以根据大功率放大器MMIC的尺寸引导连接器组件。
-
公开(公告)号：KR1020130119095A
公开(公告)日：2013-10-31
申请号：KR1020120041986
申请日：2012-04-23
Applicant: 한국전자통신연구원
IPC: H03K17/687 , H04B1/48
CPC classification number: H01L29/0653 , H01L23/4821 , H01L23/4824 , H01L23/66 , H01L2223/6627 , H01L2924/0002 , H01L2924/00
Abstract: PURPOSE: A frequency control device with improved isolation characteristics is provided to improve the isolation properties by using two or more ground holes and to reduce the manufacturing cost by reducing the area. CONSTITUTION: A switch device comprises transmission lines (201,206) including an input terminal and an output terminal and a frequency control device which switches to selectively transmit frequency inputted to the input terminal to the output terminal. The transmission line is vertically connected to a source electrode, or a drain electrode. A gate electrode, a drain electrode, or a source electrode are sequentially positioned after the transmission line. First, the transmission line is vertically connected to the source electrode or drain electrode of a field effect transistor (FET). The gate electrode, the drain electrode, or the source electrode is positioned after the transmission line. The transmission line is connected on the frequency control device in an air bridge type to interconnect the transmission lines. A transmission line (205) is connected to a ground (204).
Abstract translation: 目的：提供一种具有改进的隔离特性的变频调速装置，通过使用两个或多个接地孔来提高隔离性能，并通过减小面积来降低制造成本。 构成：开关装置包括包括输入端子和输出端子的传输线路（201,206）和频率控制装置，其切换以选择性地将输入到输入端子的频率发送到输出端子。 传输线垂直连接到源电极或漏电极。 栅电极，漏电极或源极依次位于传输线之后。 首先，传输线垂直连接到场效应晶体管（FET）的源电极或漏电极。 栅电极，漏电极或源电极位于传输线之后。 传输线以空气桥型连接在频率控制装置上，以互连传输线。 传输线（205）连接到地（204）。
-
公开(公告)号：KR1020110052336A
公开(公告)日：2011-05-18
申请号：KR1020090109325
申请日：2009-11-12
Applicant: 한국전자통신연구원
IPC: H01L21/336
Abstract: PURPOSE: A method for manufacturing a transistor is provided to reduce resistance and parasitic capacitance by controlling the height of a Y-shaped gate electrode according to the thickness of a mold oxide layer with a trench and a depressed part. CONSTITUTION: A source electrode(11) and a drain electrode(12) are formed on a substrate(10). A mold oxide layer is formed on the substrate. A depressed part is formed on the upper side of the mold oxide layer between the source electrode and the drain electrode. A trench which exposes the substrate is formed by removing the mold oxide layer in the depressed part. A recess(26) is formed by removing the substrate exposed by the trench with a preset depth. A Y shaped gate electrode(30) is connected from the recess to the depressed part.
Abstract translation: 目的：提供一种用于制造晶体管的方法，通过根据具有沟槽和凹陷部分的模具氧化物层的厚度控制Y形栅电极的高度来降低电阻和寄生电容。 构成：在基板（10）上形成源电极（11）和漏电极（12）。 在基板上形成模具氧化物层。 在源电极和漏电极之间的模具氧化物层的上侧形成有凹部。 通过去除凹陷部分中的模制氧化物层来形成暴露基板的沟槽。 通过以预设深度去除由沟槽暴露的衬底而形成凹部（26）。 Y形栅电极（30）从凹部连接到凹部。
-
29.发明公开부정형 고전자이동도 트랜지스터 소자의 제조방법 및 이에 의해 제조된 소자를 갖는 파워 앰프 失效用于制造PSEUDOMORPHIC高电子移动晶体管器件的方法和具有相同产生的PHEM的功率放大器
公开(公告)号：KR1020100060108A
公开(公告)日：2010-06-07
申请号：KR1020080118554
申请日：2008-11-27
Applicant: 한국전자통신연구원
IPC: H01L27/04 , H01L29/772
Abstract: PURPOSE: A method for manufacturing a pseudomorphic high electron mobility transistor device is provided to satisfy wideband characteristics and unconditionally stable conditions by including a negative feedback circuit. CONSTITUTION: In a method for manufacturing a pseudomorphic high electron mobility transistor device, an epitaxial substrate is provided(101). A source and a drain are formed on a substrate. The epitaxial substrate is processed by a gate recess etching including a dry and wet method to form a recess region. The gate(180) is formed in the recess region.
Abstract translation: 目的：提供一种用于制造伪像高电子迁移率晶体管器件的方法，通过包括负反馈电路来满足宽带特性和无条件稳定条件。 构成：在制造假晶高电子迁移率晶体管器件的方法中，提供外延衬底（101）。 源极和漏极形成在衬底上。 通过包括干法和湿法的栅极凹槽蚀刻来处理外延衬底以形成凹陷区域。 门（180）形成在凹陷区域中。
-
公开(公告)号：KR1020100060107A
公开(公告)日：2010-06-07
申请号：KR1020080118553
申请日：2008-11-27
Applicant: 한국전자통신연구원
CPC classification number: H03F3/193 , H03F1/0211 , H03F1/301 , H03F1/56 , H03F2200/451
Abstract: PURPOSE: A super high frequency amplifier and a bias circuit for the same are provided to optimize performance by adjusting a source voltage, regardless of a change in the properties of a depletion-type FET(Field Effect Transistor) due to the process change. CONSTITUTION: An amplifier circuit amplifies a high frequency signal through a depletion-type FET(30). An input matching circuit(20) matches the inputted high frequency signal in the depletion-type FET. An output matching circuit(40) matches the amplified signal, and thereby outputs the matched signal. A bias circuit(80) gives a negative value to a voltage between a gate and a source of the depletion-type FET by applying a positive voltage to the source of the depletion-type FET. The bias circuit tunes the voltage between the gate and the source by changing the positive voltage applied to the source.
Abstract translation: 目的：提供超高频放大器和偏置电路，以通过调节源极电压来优化性能，而不管由于过程变化而导致的耗尽型FET（场效应晶体管）的特性变化。 构成：放大器电路通过耗尽型FET（30）放大高频信号。 输入匹配电路（20）匹配耗尽型FET中输入的高频信号。 输出匹配电路（40）匹配放大的信号，从而输出匹配信号。 偏置电路（80）通过向耗尽型FET的源极施加正电压来给出耗尽型FET的栅极和源极之间的电压的负值。 偏置电路通过改变施加到源极的正电压来调节栅极和源极之间的电压。
-
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.022 seconds)
