-
公开(公告)号：KR1020170019307A
公开(公告)日：2017-02-21
申请号：KR1020160029510
申请日：2016-03-11
Applicant: 한국전자통신연구원
Abstract: 본발명의실시예에따른가스센서는기판과, 상기기판상에제공된절연층과, 상기절연층상에배치된제1 활성층과, 상기절연층상에배치되며상기제1 활성층의일부와이종접합(heterojunction)한제2 활성층과, 상기제1 활성층상에배치되며일정간격이격된제1 전극과제2 전극, 및상기제2 활성층상에배치되며일정간격이격된제3 전극과제4 전극을포함하고, 상기제1 활성층과상기제2 활성층은서로상이한물질을포함한다.
-
公开(公告)号：KR100512760B1
公开(公告)日：2005-09-07
申请号：KR1020030095254
申请日：2003-12-23
Applicant: 한국전자통신연구원
IPC: G06T17/00
CPC classification number: G06T17/20 , G06T2210/56
Abstract: 본 발명은 경계셀 축소(Shrink-wrapping of boundary cells) 방식을 이용하여 3차원 스캐너에서 추출한 정렬되지 않은 3차원 측정점(Unorganized 3D points)으로부터 3차원 표면을 나타내는 메쉬 모델을 생성하는 방법에 관한 것이다. 본 발명에 따른 3차원 메쉬 생성 방법은, 3차원 스캐너 또는 디지타이저에 의해 추출된 정렬되지 않은 3차원 측정점 좌표들을 입력받는 단계; 상기 측정점 좌표들을 모두 포함하는 최소 직육면체를 추출하고, 상기 추출된 직육면체를 임의의 크기의 셀로 균등하게 분할하는 단계; 상기 단계에서 분할된 셀로부터 측정점을 하나 이상 포함하는 경계셀을 추출하고, 모든 경계셀들 중에서 경계면을 추출하며, 상기 추출된 경계면을 합하여 초기 메쉬를 생성하는 단계; 상기 단계에서 생성된 초기 메쉬를 구성하는 각 정점들에 대해 모든 측정점들까지의 거리를 계산하여 가장 가까운 측정점을 찾고 그 방향으로 정점을 이동시키는 축소 단계; 및, 축소된 각 정점의 위치를 이 정점과 이웃하는 정점들의 위치를 평균하여 가능한 한 이웃 정점들의 중앙부로 이동시키는 평탄화 단계를 포함하는 것을 특징으로 한다.
-
公开(公告)号：KR1020050063994A
公开(公告)日：2005-06-29
申请号：KR1020030095254
申请日：2003-12-23
Applicant: 한국전자통신연구원
IPC: G06T17/00
CPC classification number: G06T17/20 , G06T2210/56
Abstract: 본 발명은 경계셀 축소(Shrink-wrapping of boundary cells) 방식을 이용하여 3차원 스캐너에서 추출한 정렬되지 않은 3차원 측정점(Unorganized 3D points)으로부터 3차원 표면을 나타내는 메쉬 모델을 생성하는 방법에 관한 것이다. 본 발명에 따른 3차원 메쉬 생성 방법은, 3차원 스캐너 또는 디지타이저에 의해 추출된 정렬되지 않은 3차원 측정점 좌표들을 입력받는 단계; 상기 측정점 좌표들을 모두 포함하는 최소 직육면체를 추출하고, 상기 추출된 직육면체를 임의의 크기의 셀로 균등하게 분할하는 단계; 상기 단계에서 분할된 셀로부터 측정점을 하나 이상 포함하는 경계셀을 추출하고, 모든 경계셀들 중에서 경계면을 추출하며, 상기 추출된 경계면을 합하여 초기 메쉬를 생성하는 단계; 상기 단계에서 생성된 초기 메쉬를 구성하는 각 정점들에 대해 모든 측정점들까지의 거리를 계산하여 가장 가까운 측정점을 찾고 그 방향으로 정점을 이동시키는 축소 단계; 및, 축소된 각 정점의 위치를 이 정점과 이웃하는 정점들의 위치를 평균하여 가능한 한 이웃 정점들의 중앙부로 이동시키는 평탄화 단계를 포함하는 것을 특징으로 한다.
-
-
公开(公告)号：KR1019960001615B1
公开(公告)日：1996-02-02
申请号：KR1019920025004
申请日：1992-12-22
Applicant: 한국전자통신연구원
IPC: H01L29/772
Abstract: depositing a silicon nitride layer, forming a N+ pattern photoresist layer, and etching some parts of the silicon nitride layer where the N+ pattern photoresist layer is not formed; removing the N+ pattern photoresist layer, forming a n-type channel pattern photoresist layer, and forming an impurity region by implanting silicon ion; annealing an insulating layer and activating the implanted impurities; removing the insulating layer and forming an ohmic contact; forming a gate electrode pattern photoresist layer and removing the silicon nitride layer; and forming a gate electrode and removing the gate electrode pattern photoresist layer.
Abstract translation: 沉积氮化硅层，形成N +图案光致抗蚀剂层，并蚀刻未形成N +图案光致抗蚀剂层的氮化硅层的一些部分; 去除N +图案光致抗蚀剂层，形成n型沟道图案光致抗蚀剂层，并通过注入硅离子形成杂质区; 退火绝缘层并激活注入的杂质; 去除绝缘层并形成欧姆接触; 形成栅电极图案光致抗蚀剂层并去除氮化硅层; 以及形成栅电极并去除栅电极图案光致抗蚀剂层。
-
Patent Agency Ranking
-
-
-
公开(公告)号：KR1019910005400B1
公开(公告)日：1991-07-29
申请号：KR1019880011473
申请日：1988-09-05
Applicant: 한국전자통신연구원
IPC: H01L29/78
CPC classification number: H01L29/66878 , H01L21/28587 , Y10S148/10 , Y10S438/951
Abstract: The melthod comprises the steps of applying a multi-layer photoresist on a GaAs wafer (101), reduction-transferring a shape of the upper layer of photoresist (109) to the intermediate layer of photoresist (107) and depositing an oxide film (108) transferring a shape of gate to the lower layer of photoresist (105), lateral-etching the photoresist (105) and depositing a tungsten silicide film (113); and forming a T type gate (114), a Si ion implant layer (115), an oxide film (117) and a metallic wire (118).
Abstract translation: 熔融法包括以下步骤：在GaAs晶片（101）上施加多层光致抗蚀剂，将光致抗蚀剂（109）的上层的形状还原转移到光致抗蚀剂（107）的中间层，并沉积氧化膜（108 ）将栅极的形状转移到光致抗蚀剂（105）的下层，横向蚀刻光致抗蚀剂（105）并沉积硅化钨膜（113）; 以及形成T型栅极（114），Si离子注入层（115），氧化膜（117）和金属线（118）。
-
-
-
-
-
-
-
-
-
Search Results
47
records
(took 0.023 seconds)
