-
公开(公告)号：KR100275207B1
公开(公告)日：2001-01-15
申请号：KR1019980016659
申请日：1998-05-09
Applicant: 한민구
IPC: H01L29/732
Abstract: PURPOSE: A structure of a vertical BMFET(Bipolar Mode Field Emission Transistor) having a multi-gate and a fabricating method thereof are provided to improve electric characteristics by improving a structure of a vertical BMFET. CONSTITUTION: A source region(4) and a gate region(3) are formed under a source electrode(S) and a gate electrode(G). A PN junction is formed between the gate region(3) and the source region(4). An epitaxial layer(2) is formed on a substrate(1). A drain electrode is formed under the substrate(1). The gate region(3) is located on the epitaxial layer(2). A MOS type gate(90) is contacted commonly with each side of the source region(4), the gate region(3), and the epitaxial layer(2) through the insulating layer(100). The source region(4) and the drain region(1) are formed by implanting the first conductive dopant ions. The gate region(3) is formed by implanting the second conductive dopant ions.
Abstract translation: 目的：提供具有多栅极的垂直BMFET（双极场发射二极管）和其制造方法的结构，以通过改善垂直BMFET的结构来改善电特性。 构成：源极区（4）和栅极区（3）形成在源极（S）和栅电极（G）的下方。 在栅极区域（3）和源极区域（4）之间形成PN结。 在基板（1）上形成外延层（2）。 在基板（1）的下方形成漏电极。 栅区（3）位于外延层（2）上。 MOS源极（90）通过绝缘层（100）与源极区域（4），栅极区域（3）和外延层（2）的每一侧共同接触。 通过注入第一导电掺杂剂离子形成源区（4）和漏区（1）。 通过注入第二导电掺杂剂离子形成栅极区域（3）。
-
公开(公告)号：KR1020000018592A
公开(公告)日：2000-04-06
申请号：KR1019980036241
申请日：1998-09-03
Applicant: 한민구
IPC: H01L29/786
Abstract: PURPOSE: A manufacturing method of a TFT(Thin Film Transistor) is provided to improve a channel structure for optimizing a hydrogenating effect. CONSTITUTION: A manufacturing method of a TFT(Thin Film Transistor) comprises the steps of: forming a first insulation layer on a substrate; forming a first conductive layer on the first insulation layer; forming a multi channel having a plurality of channels for securing an inflow path of a hydrogen radical between the source/drain regions of an activation region in a succeeding hydrogenating process simultaneously with defining the activation region by performing a photo lithography and an etching precesses on the first conductive layer; forming a second insulation layer and a second conductive layer on the entire surface; forming a gate electrode having a plurality of grooves in the channel direction for securing an inflow path of a hydrogen radical in a succeeding hydrogenating process simultaneously with patterning the second insulation layer and the second conductive layer; forming injecting impurity ions into the gate electrode and source/drain regions by using the gate electrode as self-aligned ion-implanting mask and forming a passivation layer; performing a hydrogenating process on the entire surface; and connecting the gate electrode and the source/drain regions with a metal line for applying the external voltage to the gate electrode and the source/drain regions.
Abstract translation: 目的：提供TFT（薄膜晶体管）的制造方法，以改善用于优化氢化效果的通道结构。 构成：TFT（薄膜晶体管）的制造方法包括以下步骤：在基板上形成第一绝缘层; 在所述第一绝缘层上形成第一导电层; 形成具有多个通道的多通道，用于在后续氢化过程中在激活区域的源极/漏极区域之间固定氢自由基的流入路径，同时通过执行光刻和蚀刻进入限定激活区域 第一导电层; 在整个表面上形成第二绝缘层和第二导电层; 在所述沟道方向上形成具有多个槽的栅电极，用于在对所述第二绝缘层和所述第二导电层进行构图的同时，在随后的氢化工艺中固定氢自由基的流入路径; 通过使用栅电极作为自对准离子注入掩模形成注入杂质离子到栅电极和源/漏区，并形成钝化层; 在整个表面上进行氢化处理; 以及用栅极电极和源极/漏极区域施加外部电压的金属线连接栅极电极和源极/漏极区域。
-
公开(公告)号：KR1019990084705A
公开(公告)日：1999-12-06
申请号：KR1019980016658
申请日：1998-05-09
Applicant: 한민구
IPC: H01S3/00
Abstract: 엑사이머 레이저 방사에 의한 폴리실리콘 싱글 일렉트론 소자의 제조방법에 따르면, 기판위에 아몰퍼스 실리콘 막, 절연막, 버퍼막을 차례로 형성하는 단계와, 상기 버퍼막을 사진식각하여 팁형상의 윈도우를 패턴하고 상기 아몰퍼스 실리콘을 결정화하기 위해 레이저 에너지를 방사하고 열처리하는 단계를 가짐에 의해, 적어도 하나의 폴리실리콘 그레인이 패턴된 윈도우 사이드로부터 성장 및 분리되게 하여 파인-그레인 라아지 폴리실리콘 양자 점을 얻는 것을 특징으로 한다.
-
公开(公告)号：KR1019990079026A
公开(公告)日：1999-11-05
申请号：KR1019980007489
申请日：1998-03-06
Applicant: 한민구
IPC: H01L27/06
Abstract: 트렌치 게이트를 갖는 수평형 SOI 바이폴라 모드 전계효과 트랜지스터가 개시되어 있다. 그러한 트랜지스터의 구조는, 에스오아이 층의 표면에서 서로 이격되고 일정깊이로 각기 형성된 제1도전형의 소오스 및 드레인영역과; 상기 소오스 및 드레인영역사이에서 상기 영역들중의 어느 하나의 영역에 더 가까이 위치되어 상기 영역들보다 더 깊이 형성된 게이트 플러그를 상기 영역들과는 절연되게 수용하기 위한 트렌치의 하부근방에 접촉형성된 제2도전형의 게이트 영역을 가짐에 의해 전류이득률과 순방향 전압 저지능력이 개선된다.
-
公开(公告)号：KR100201920B1
公开(公告)日：1999-06-15
申请号：KR1019960017540
申请日：1996-05-22
IPC: H01L29/78
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
전력 트랜지스터 및 그 제조방법.
2. 발명이 해결하려고 하는 기술적 과제
항복전압특성이 저감되지 않으면서도 온 상태에서 낮은 저항값을 가지는 전력 트랜지스터 및 그 제조방법을 제공함.
3. 발명의 해결방법의 요지
개시된 전력 트랜지스터는 반도체 영역중 드리프트영역의 일부표면과 게이트 산화막의 하부간에서, 드레인 영역의 표면을 기준으로 융기적으로 형성된 제2도전형의 내부링 영역을 가짐에 의해, 온 상태에서의 저항값이 작아지도록 한 것을 특징으로 한다.
4. 발명의 중요한 용도
항복전압 및 출력특성이 높은 전력 트랜지스터로서 사용.-
Patent Agency Ranking
公开(公告)号：KR1019970077737A
公开(公告)日：1997-12-12
申请号：KR1019960015106
申请日：1996-05-08
IPC: H01L29/78
Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야
표면전계를 감소하여 항복전압특성을 향상시키기 위한 전력 트랜지스터 및 그 제조방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
표면전계를 감소하여 항복전압특성을 향상시키기 위한 전력 트랜지스터 및 그 제조방법을 제공함에 있다.
3. 발명의 해결방법의 요지
반도체 기판상에 제1도전형의 반도체 영역과, 상기 반도체 영역의 표면상의 소정영역에 형성된 제2도전형의 제1도핑영역과, 상기 제1도핑영역과 드리프트영역을 통하여 이격된 제1 또는 제2도전형의 제2도핑영역과 상기 제1도핑영역내의 표면상 채널영역을 갖도록 형성된 제1도전형의 제3도핑영역과, 상기 채널영역과 이 영역과 접한 상기 드리프트영역의 일부상에 산화막을 통하여 형성된 게이트층을 가지는 전력 트랜지스터에 있어서, 상기 게이트층이 형성된 산화막은 상기 드리프트영역상에서 상기 채널영역에 인접한 부분으로부터 두꺼워지는 소정양의 경사를 가짐으로써 항복전압이 증가됨을 요지로 한다.
4.발명의 중요한 용도
전력 트랜지스터 및 그 제조방법에 적합하다.-
-
公开(公告)号：KR100275206B1
公开(公告)日：2001-01-15
申请号：KR1019980016658
申请日：1998-05-09
Applicant: 한민구
IPC: H01S3/00
Abstract: PURPOSE: A method for manufacturing poly-silicon single electron device via excimer-laser irradiation is provided to obtain poly-silicon islands whose size and location are precisely controlled and to form a single electron memory using the same by applying a lithography technique and an excimer laser annealing. CONSTITUTION: An amorphous silicon layer(4), an insulating layer(2) and a buffer layer(8) are successively formed on a substrate. The buffer layer is photo-etched to pattern a window in tip shape. To crystalize the amorphous silicon, annealing by irradiation of laser energy is carried out so that at least one poly silicon grain grows and is isolated around the center portion of the patterned tip to form a large fine-grain poly silicon quantum dot(40). The substrate consists of silicon material. The excimer laser is irradiated under 250deg.C of substrate temperature and 200mJ/cm¬2 of energy level. The quantum dot is an element of poly silicon single electron device.
Abstract translation: 目的：提供通过准分子激光照射制造多晶硅单电子器件的方法，以获得其尺寸和位置被精确控制的多晶硅岛，并通过应用光刻技术和准分子形成单个电子存储器 激光退火。 构成：在基板上依次形成非晶硅层（4），绝缘层（2）和缓冲层（8）。 对缓冲层进行光刻蚀以对尖端形状的窗口进行图案化。 为了使非晶硅晶化，进行通过激光能量的照射进行退火，使得至少一个多晶硅晶粒生长并围绕图案化尖端的中心部分分离以形成大的细晶粒多晶硅量子点（40）。 衬底由硅材料组成。 在250℃的基板温度和200mJ / cm 2的能级照射准分子激光。 量子点是多晶硅单电子器件的元素。
-
公开(公告)号：KR100268065B1
公开(公告)日：2000-10-16
申请号：KR1019980007489
申请日：1998-03-06
Applicant: 한민구
IPC: H01L27/06
Abstract: PURPOSE: A horizontal-type SOI bipolar mode FET having a trench gate and a method for making the same are provided to achieve an enhanced electric characteristic, reduce a change of an element characteristic as well as an influence of a buried oxide layer. CONSTITUTION: A first conductive source area(40) is separated from a first conductive drain area(41), and they have a predetermined depth. A second conductive gate area is near to one area between the source and drain areas(40,41), insulates a gate plug deeper than the areas, and is contacted with a lower part of the trench. If the first conductive area is made of N-type impurity ion, the second conductive area is made of P-type ion. The gate plug is nearer to the source area, and is made of a polysilicon.
Abstract translation: 目的：提供具有沟槽栅的水平型SOI双极型FET及其制造方法，以实现增强的电特性，减少元件特性的变化以及掩埋氧化物层的影响。 构成：第一导电源区域（40）与第一导电漏极区域（41）分离，并且它们具有预定的深度。 第二导电栅极区域靠近源极和漏极区域（40,41）之间的一个区域，使栅极插塞比该区域更深，并且与沟槽的下部部分接触。 如果第一导电区域由N型杂质离子制成，则第二导电区域由P型离子制成。 门塞更靠近源区，由多晶硅制成。
-
公开(公告)号：KR100268063B1
公开(公告)日：2000-10-16
申请号：KR1019960053781
申请日：1996-11-13
IPC: H01L29/786
Abstract: PURPOSE: A thin film transistor having an area for suppressing a leakage current into a channel is provided to effectively reduce a leakage current in an off operation without an additional process, present the characteristic of an offset gate structure in an off state, operate as a non-offset structure in an on state, reduce the leakage current in larger numbers than that of a transistor composed of an offset structure without reducing the amount of an on current in an on operation than the amount of an on current of a transistor composed of a non-offset structure and operatively delete an offset area so as to have an enough gate driving capacity in a turn-on operation and operatively form the offset area so as to cut off a leakage current in a turn-off operation only. CONSTITUTION: The thin film transistor includes a channel area(12P), a gate insulating film(14), source and drain areas(12P(S),12P(D)) and a transparent gate area. The channel area has an off-set area(12a,12b) in the vicinity of both ends. The gate insulating film is formed on the channel area. The source area is formed to the first adjacent portion on the boundary the off-set area of the channel area. The drain area is formed to the second adjacent portion on the boundary the off-set area of the channel area. The transparent gate area is formed to the same length as the gate insulating film on the upper of the gate insulating and has an opaque film in the vicinity of both ends as a length being vertically opposite to the off-set area.
Abstract translation: 目的：提供一种薄膜晶体管，其具有用于抑制流入沟道的漏电流的区域，以便在没有附加处理的情况下有效地减少关断操作中的漏电流，将偏移栅极结构的特性呈现在断开状态，作为 非偏移结构处于导通状态，从而减小漏极电流大于由偏移结构组成的晶体管的漏电流，而不会减少导通电流导通电流的量，而不是由晶体管的导通电流量 非偏移结构，并且操作地删除偏移区域，以便在接通操作中具有足够的栅极驱动能力并且可操作地形成偏移区域，以便仅在关断操作中切断泄漏电流。 构成：薄膜晶体管包括沟道区（12P），栅极绝缘膜（14），源区和漏极区（12P（S），12P（D））和透明栅区。 通道区域在两端附近具有偏移区域（12a，12b）。 栅极绝缘膜形成在沟道区域上。 源极区域形成在边界上的第一相邻部分，该通道区域的偏移区域。 漏极区域形成在边界上的第二相邻部分，该通道区域的偏移区域。 透明栅极区域形成为与栅极绝缘体的上部的栅极绝缘膜相同的长度，并且在两端附近具有与偏移区域垂直相反的长度的不透明膜。
-
-
-
-
-
-
-
-
-
Search Results
68
records
(took 0.022 seconds)
