中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

210 records (took 0.035 seconds)

    ВОССТАНОВЛЕНИЕ КОНТЕКСТА ПОТОКА В МНОГОПОТОЧНОЙ КОМПЬЮТЕРНОЙ СИСТЕМЕ
    21.
    发明专利
    ВОССТАНОВЛЕНИЕ КОНТЕКСТА ПОТОКА В МНОГОПОТОЧНОЙ КОМПЬЮТЕРНОЙ СИСТЕМЕ 未知

    公开(公告)号：RU2670909C2

    公开(公告)日：2018-10-25

    申请号：RU2016127444

    申请日：2015-03-16

    Applicant: IBM

    Inventor： GREJNER DEN ,  FARRELL MARK ,  OSISEK DEJMIAN LEO ,  SHMIDT DONALD UILLYAM ,  BUSABA FADI YUSUF ,  KUBALA DZHEFFRI POL ,  BREDBERI DZHONATAN DEJVID ,  KHELLER LAJZA KRANTON ,  SLEGEL TIMOTI

    IPC: G06F9/46

    Abstract: Изобретениеотноситсяк компьютернойсистемеи копьютерно-реализуемомуспособувосстановленияконтекстапотокав конфигурации. Техническийрезультатзаключаетсяв обеспеченииподдержкимногопотоковойобработкиданных. Системасодержитконфигурацию, включающуюядро, конфигурируемоемеждурежимомединственногопотока (ST) имногопоточным (МТ) режимом, причемрежим ST адресуетпервичныйпоток, арежимМТадресуетпервичныйпоток, атакжеодинилинескольковторичныхпотоковнасовместноиспользуемыхресурсахядра, исредствомногопоточности, конфигурируемоедляуправленияиспользованиемконфигурациидлявыполненияспособа, содержащегодеактивациюодногоилинесколькихвторичныхпотоковнаоснованиипереключенияотрежимаМТк режиму ST вответнасбросилидеактивациюконфигурации, производствозапроса, привыполнениив режиме ST, назаданныйпоследниммаксимальныйуровеньМТдлявыявлениязаданногопоследнимпрограммно-задаваемогомаксимального ID потокаконфигурации, иполучениеконтекстапотокаодногоилинесколькихвторичныхпотоковпутемвыполнениякомандызаданияМТдлявозобновлениярежимаМТи получениядоступак контекступотокаодногоилинесколькихвторичныхпотоковнаоснованиинахожденияв возобновленномрежимеМТ. 2 н. и 13 з.п. ф-лы, 17 ил., 1 табл.

    Habilitación dinámica del multihilo
    23.
    发明专利
    Habilitación dinámica del multihilo 未知

    公开(公告)号：ES2677709T3

    公开(公告)日：2018-08-06

    申请号：ES15711725

    申请日：2015-03-19

    Applicant: IBM

    Inventor： GREINER DAN ,  FARRELL MARK ,  OSISEK DAMIAN ,  SCHMIDT DONALD ,  BUSABA FADI ,  KUBALA JEFFREY ,  BRADBURY JONATHAN ,  HELLER LISA ,  SLEGEL TIMOTHY ,  JACOBI CHRISTIAN

    IPC: G06F9/30 ,  G06F9/38 ,  G06F9/50

    Abstract: Un sistema informático que comprende: una configuración (102) que comprende un núcleo configurable entre un modo de hilo único (ST) y un modo de multihilo (MT), el modo ST abarca un hilo principal y el modo MT abarca el hilo principal y uno o más hilos secundarios en los recursos compartidos del núcleo; y una facilidad (103) de multihilo configurada para controlar la utilización de la configuración en donde la facilidad de multihilo se adapta para ejecutar en el hilo principal en el modo ST, una instrucción de configuración del modo MT; obtener un número de hilos solicitados desde una ubicación especificada por la instrucción de configuración del modo MT, en donde la instrucción de configuración del modo MT es una instrucción del procesador de señal (SIGP) de un sistema operativo, comprendiendo la instrucción SIGP una orden de configuración MT y una id de hilo máximo especificado por programa (PSMTID) que configura un número de bits para la identificación del hilo asociada con el número de hilos solicitados; habilitar el modo MT para ejecutar los múltiples hilos comprendiendo el hilo principal y el uno o más hilos secundarios en base a determinar que el número de hilos solicitados indica múltiples hilos y ejecutar la orden de configuración de MT con un valor distinto de cero del PSMTID; y mantenerse en el modo ST y evitar la habilitación del modo MT en base a la ejecución de la orden de configuración de MT con un valor cero del PSMTID.

    Expansión y contracción de direcciones en un sistema informático de subprocesamiento múltiple
    24.
    发明专利
    Expansión y contracción de direcciones en un sistema informático de subprocesamiento múltiple 未知

    公开(公告)号：ES2673903T3

    公开(公告)日：2018-06-26

    申请号：ES15711701

    申请日：2015-03-16

    Applicant: IBM

    Inventor： GREINER DAN ,  FARRELL MARK ,  OSISEK DAMIAN LEO ,  SCHMIDT DONALD WILLIAM ,  BUSABA FADI YUSUF ,  KUBALA JEFFREY PAUL ,  BRADBURY JONATHAN DAVID ,  HELLER LISA CRANTON ,  SLEGEL TIMOTHY

    IPC: G06F9/50 ,  G06F9/38

    Abstract: Un sistema informático, que comprende: una configuración (102) que comprende un núcleo configurable entre un modo de subproceso único (ST) y un modo de subprocesamiento múltiple (MT), el modo ST que se dirige a un subproceso primario y el modo MT que se dirige al subproceso primario y a uno o más subprocesos secundarios sobre recursos compartidos del núcleo; y una facilidad de subprocesamiento múltiple (103) configurada para controlar la utilización de la configuración, en donde la facilidad de subprocesamiento múltiple está adaptada para: acceder al subproceso primario en el modo ST usando un valor de dirección de núcleo; conmutar del modo ST al modo MT; y acceder al subproceso primario o a uno del uno o más subprocesos secundarios en el modo MT, y caracterizado por que la facilidad de subprocesamiento múltiple está adaptada para acceder al subproceso primario o a uno del uno o más subprocesos secundarios en el modo MT usando un valor de dirección expandido, comprendiendo el valor de dirección expandido el valor de dirección de núcleo concatenado con un valor de dirección de subproceso.

    Controlling execution of threads in a multi-threaded processor
    28.
    发明专利
    Controlling execution of threads in a multi-threaded processor 未知

    公开(公告)号：AU2015340844A1

    公开(公告)日：2017-03-09

    申请号：AU2015340844

    申请日：2015-10-21

    Applicant: IBM

    Inventor： SLEGEL TIMOTHY ,  ALEXANDER KHARY JASON ,  BUSABA FADI YUSUF ,  FARRELL MARK ,  RELL JR JOHN GILBERT

    IPC: G06F9/30

    Abstract: Execution of threads in a processor core is controlled. The processor core supports simultaneous multi-threading (SMT) such that there can be effectively multiple logical central processing units (CPUs) operating simultaneously on the same physical processor hardware. Each of these logical CPUs is considered a thread. In such a multi-threading environment, it may be desirous for one thread to stop other threads on the processor core from executing. This may be in response to running a critical sequence or other sequence that needs the processor core resources or is manipulating processor core resources in a way that other threads would interfere with its execution.

    Dynamic enablement of multithreading
    30.
    发明专利
    Dynamic enablement of multithreading 未知

    公开(公告)号：AU2015238632A1

    公开(公告)日：2016-08-04

    申请号：AU2015238632

    申请日：2015-03-19

    Applicant: IBM

    Inventor： GREINER DAN ,  FARRELL MARK ,  OSISEK DAMIAN LEO ,  SCHMIDT DONALD WILLIAM ,  BUSABA FADI YUSUF ,  KUBALA JEFFREY PAUL ,  BRADBURY JONATHAN DAVID ,  HELLER LISA CRANTON ,  SLEGEL TIMOTHY ,  GAINEY JR CHARLES ,  JACOBI CHRISTIAN

    IPC: G06F9/50 ,  G06F9/38

    Abstract: Embodiments relate to dynamic enablement of multithreading. According to an aspect, a computer system includes a configuration with a core configurable between a single thread (ST) mode and a multithreading (MT) mode. The ST mode addresses a primary thread, and the MT mode addresses the primary thread and one or more secondary threads on shared resources of the core. The computer system also includes a multithreading facility configured to control the configuration to perform a method. The method includes executing in the primary thread in the ST mode, an MT mode setting instruction. A number of threads requested is obtained from a location specified by the MT mode setting instruction. Based on determining that the number of threads requested indicates multiple threads, the MT mode is enabled to execute the multiple threads including the primary thread and the one or more secondary threads.

Patent Agency Ranking