公开(公告)号：GB2484443A

公开(公告)日：2012-04-11

申请号：GB201201722

申请日：2010-11-23

Applicant: IBM

Inventor： YANG ZHIJIAN ,  WANG PING-CHUAN ,  FENG KAI DI

IPC: H01L29/73 ,  H03F1/30

Abstract: A method of recovering gain in a bipolar transistor includes: providing a bipolar transistor including an emitter, a collector, and a base disposed between junctions at the emitter and the collector; reverse biasing the junction disposed between the emitter and the base with an operational voltage and for an operational time period, so that a current gain β of the transistor is degraded; idling the transistor, and generating a repair current Ibr into the base, while forward biasing the junction disposed between the emitter and the base with a first repair voltage (VEBR), and while at least partly simultaneously reverse biasing the junction disposed between the collector and the base with a second repair voltage (VCBR), for a repair time period (TR), so that the gain is at least partly recovered.

公开(公告)号：DE112011103278B4

公开(公告)日：2016-10-27

申请号：DE112011103278

申请日：2011-08-18

Applicant: IBM

Inventor： WANG PING-CHUAN ,  TIAN CHUNYAN E ,  FILIPPI RONALD ,  LI WAI-KIN

IPC: H01L23/525 ,  H01L23/62

Abstract: Elektronische Sicherung, die aufweist: eine Durchkontaktierung (120) aus einem ersten leitfähigen Material, die eine Unterseite und Seitenwände aufweist, wobei zumindest ein Abschnitt der Seitenwände durch eine leitfähige Auskleidung (121, 461) bedeckt ist und die Unterseite der Durchkontaktierung (120) auf einer Oberseite einer dielektrischen Schicht (410) ausgebildet ist; und einen ersten (111a) und einen zweiten (112a) Leitungsweg aus einem zweiten leitfähigen Material, die auf der Oberseite der dielektrischen Schicht (410) ausgebildet sind, wobei der erste (111a) und der zweite (112a) Leitungsweg durch, und nur durch, die Durchkontaktierung (120) an den Seitenwänden leitend verbunden sind, wobei an der Durchkontaktierung (120) angrenzende Teile des ersten (111a) und des zweiten (112a) Leitungswegs verengte Bereiche aufweisen.

公开(公告)号：DE112014000289T5

公开(公告)日：2015-12-03

申请号：DE112014000289

申请日：2014-01-07

Applicant: IBM

Inventor： FENG KAI D ,  WANG PING-CHUAN ,  YANG ZHIJIAN ,  YASHCHIN EMMANUEL

IPC: G06F7/58 ,  G06F21/71 ,  G06F21/73

Abstract: Ein echter Rauschgenerator auf einem Chip, der eine eingebettete Rauschquelle mit einer (bzw. mehreren) Zenerdiode(n) mit niedriger Spannung und hohem Rauschen sowie eine lokale Regelschleifen-Zenerdioden-Stromsteuerschaltung enthält. Die vorliegende Erfindung schlägt die Verwendung von stark dotierten Polysilicium- und Silicium-p-n-Diodenstrukturen zum Minimieren der Durchbruchspannung, Erhöhen des Rauschpegels und Verbessern der Zuverlässigkeit vor. Die vorlegende Erfindung schlägt auch eine lokale Regelschleifen-Zenerdioden-Steuerschaltung zum Schützen der Zenerdiode vor einer totalen Überlastung vor.

公开(公告)号：GB2486158B

公开(公告)日：2014-07-30

申请号：GB201206520

申请日：2010-09-13

Applicant: IBM

Inventor： WANG PING-CHUAN ,  TING TSO-HUI ,  YOUNUS MOHAMMAD I

IPC: G01R31/28

Abstract: An apparatus is provided and includes a thermally isolated device under test to which first and second voltages are sequentially applied, a local heating element to impart first and second temperatures to the device under test substantially simultaneously while the first and second voltages are sequentially applied, respectively and a temperature-sensing unit to measure the temperature of the device under test.

公开(公告)号：DE112010003726T5

公开(公告)日：2012-08-23

申请号：DE112010003726

申请日：2010-09-13

Applicant: IBM

Inventor： WANG PING-CHUAN ,  TING TSO-HUI ,  YOUNUS MOHAMMAD I

IPC: H01L21/66

Abstract: Es wird eine Vorrichtung bereitgestellt, die eine wärmeisolierte zu prüfende Einheit enthält, an die nacheinander eine erste bzw. zweite Spannung angelegt wird, ein lokales Heizelement, um die zu prüfende Einheit auf eine erste bzw. zweite Temperatur im Wesentlichen gleichzeitig zu erwärmen, währendegt wird, und eine Temperaturmesseinheit zum Messen der Temperatur der zu prüfenden Einheit.

公开(公告)号：GB2486158A

公开(公告)日：2012-06-06

申请号：GB201206520

申请日：2010-09-13

Applicant: IBM

Inventor： WANG PING-CHUAN ,  TING TSO-HUI ,  YOUNUS MOHAMMAD I

IPC: G01R31/28

Abstract: An apparatus is provided and includes a thermally isolated device under test to which first and second voltages are sequentially applied, a local heating element to impart first and second temperatures to the device under test substantially simultaneously while the first and second voltages are sequentially applied, respectively and a temperature-sensing unit to measure the temperature of the device under test.

公开(公告)号：GB2524429A

公开(公告)日：2015-09-23

申请号：GB201511989

申请日：2014-01-07

Applicant: IBM

Inventor： FENG KAI D ,  WANG PING-CHUAN ,  YANG ZHIJIAN ,  YASHCHIN EMMANUEL

IPC: H03B29/00 ,  G06F7/58

Abstract: An on-chip true noise generator including an embedded noise source with a low-voltage, high-noise zener diode(s), and an in-situ close-loop zener diode power control circuit. The present invention proposes the use of heavily doped polysilicon and silicon p-n diode(s) structures to minimize the breakdown voltage, increasing noise level and improving reliability. The present invention also proposes an in-situ close-loop zener diode control circuit to safeguard the zener diode from catastrophic burn-out.

公开(公告)号：DE112012004202T5

公开(公告)日：2014-07-03

申请号：DE112012004202

申请日：2012-10-24

Applicant: IBM

Inventor： YANG ZHIJIAN ,  WANG PING-CHUAN ,  FENG KAI D ,  HOSTETTER JUN EDWIN J

IPC: H03K17/30 ,  H03K17/687

Abstract: Ein Verfahren und eine Vorrichtung zum Instandsetzen von Transistoren weisen das Anlegen einer ersten Spannung an eine Source eines PFET, einer zweiten Spannung an das Gate eines PFET und einer dritten Spannung an den Drain eines PFET über eine vorbestimmte Zeit auf. Wobei die erste Spannung größer als die zweite Spannung und die zweite Spannung größer als die dritte Spannung ist. Durch Anlegen dieser Spannungen stellten die Erfinder fest, dass die Löcher, die im Gate-Dielektrikum eingeschlossen sind, vermindert werden. Auf diese Weise kann die Halbleiterstruktur instandgesetzt bzw. auf oder annähernd auf die ursprünglichen Betriebseigenschaften zurückgestellt werden. Eine zusätzliche Ausführungsform ist ein Verfahren und eine Vorrichtung zum Instandsetzen eines NFET-Transistors durch Anlegen einer ersten Spannung an einen Drain eines NFET, einer zweiten Spannung an das Gate des NFET und einer dritten Spannung an die Source eines NFET über eine vorbestimmte Zeit. Die erste Spannung ist größer als die zweite Spannung und die zweite Spannung größer als die dritte Spannung. Wie bei der ersten Ausführungsform veranschaulicht, liegt das Ziel der Erfindung darin, den Transistor instandzusetzen. Im Falle des NFET sammeln sich die Elektronen während des normalen Betriebs auf dem Gate-Dielektrikum an. Durch Anlegen der Spannungen in der beschriebenen Weise kann der Transistor instandgesetzt werden, so dass er mit oder nahe den ursprünglichen Spezifikationen betrieben wird.

公开(公告)号：DE112010003734B4

公开(公告)日：2014-04-03

申请号：DE112010003734

申请日：2010-11-23

Applicant: IBM

Inventor： WANG PING-CHUAN ,  FENG KAI DI ,  YANG ZHIJIAN

IPC: H03F1/30

Abstract: Verfahren zur Rückgewinnung von Verstärkung in einem bipolaren Transistor, wobei ein Abbau der Verstärkung durch einen Leistungs-Verschleiß der bipolaren Transistor verursacht ist, wobei dieses Verfahren umfasst: Bereitstellung eines bipolaren Transistors umfassend einen Emitter, einen Kollektor und eine Basis, die zwischen den Übergangen zum Emitter und zum Kollektor angeordnet ist; Betrieb in Sperrrichtung des Übergangs, der zwischen dem Emitter und der Basis angeordnet ist mit einer Betriebsspannung und für einen Betriebszeitraum, so dass eine Stromverstärkung &bgr; des Transistors durch den Leistungs-Verschleiß abgebaut wird; Leerlauf des Transistors, und Erzeugung eines Stroms Ibr in der Basis, während des Betriebs in Vorwärtsrichtung des Übergangs, der zwischen dem Emitter und der Basis mit einer ersten Spannung (VBER) angeordnet ist, und während zumindest teilweise gleichzeitigen Betriebs in Sperrrichtung des Übergangs, der zwischen dem Kollektor und der Basis mit einer ...

公开(公告)号：GB2484443B

公开(公告)日：2012-10-03

申请号：GB201201722

申请日：2010-11-23

Applicant: IBM

Inventor： YANG ZHIJIAN ,  WANG PING-CHUAN ,  FENG KAI DI

IPC: H01L29/73 ,  H03F1/30

Abstract: A method of recovering gain in a bipolar transistor includes: providing a bipolar transistor including an emitter, a collector, and a base disposed between junctions at the emitter and the collector; reverse biasing the junction disposed between the emitter and the base with an operational voltage and for an operational time period, so that a current gain &bgr; of the transistor is degraded; idling the transistor, and generating a repair current Ibr into the base, while forward biasing the junction disposed between the emitter and the base with a first repair voltage (VEBR), and while at least partly simultaneously reverse biasing the junction disposed between the collector and the base with a second repair voltage (VCBR), for a repair time period (TR), so that the gain is at least party recovered; wherein VEBR, VCBR and TR have the proportional relationship: TR ∝ (&Dgr;&bgr;)2×exp [1/(Tam+Rth×le×VCER)], VCER=VBER+VCBR, and le=&bgr;×Ibr, &bgr; is the normal current gain of the transistor, &Dgr;&bgr; is the target recovery gain of the transistor in percentage, Tam is the ambient temperature in degrees K, Ibr is the repair current to the base in μamps, Rth is the self-heating thermal resistance of the transistor in K/W, TR is in seconds. The invention further includes structures for implementing the method.