LARGE SCALE,SINGLE CHIP INTEGRATED CIRCUIT TELEVISION RECEIVER SUB-SYSTEMS
    21.
    发明申请
    LARGE SCALE,SINGLE CHIP INTEGRATED CIRCUIT TELEVISION RECEIVER SUB-SYSTEMS 审中-公开
    大规模,单芯片集成电路电视接收机子系统

    公开(公告)号:WO1982002311A1

    公开(公告)日:1982-07-08

    申请号:PCT/US1981001449

    申请日:1981-10-28

    Applicant: MOTOROLA INC

    CPC classification number: H04N5/126 H04N5/44

    Abstract: Un circuit integre monoplaquette (50) effectue les fonctions electroniques d'un recepteur de television monochrome a l'exception du syntoniseur a haute frequence, du canal des sons, et des etages de sortie de puissance Le circuit comprend un detecteur/frequence moyenne video (52, 60) et un processeur video (66) ainsi qu'une boucle verrouillee a phase horizontale a deux boucles (104, 106, 108, 110) pour verrouiller le retour du spot horizontal sur les impulsions de synchronisation horizontales. De plus, un etage de traitement vertical associe aux impulsions de synchronisation horizontales est inclu pour produire un retour du spot vertical. Le circuit fonctionne dans un mode de fenetre etroite verticale lorsqu'il se produit une coincidence entre les impulsions de synchronisation verticales et la sortie d'un circuit de decompte vertical de maniere a reduire les parasites dus au bruit et fonctionne dans un mode a fenetre large lorsque les impulsions de synchronisation verticales sont perdues ou ne sont pas encore acquises pour permettre une acquisition rapide des impulsions de synchronisation verticales.

    TONE DETECTOR CIRCUIT
    22.
    发明申请
    TONE DETECTOR CIRCUIT 审中-公开
    音频检测电路

    公开(公告)号:WO1982002304A1

    公开(公告)日:1982-07-08

    申请号:PCT/US1981001693

    申请日:1981-12-17

    Applicant: MOTOROLA INC

    CPC classification number: H04H20/49

    Abstract: Un detecteur de tonalite de basse frequence comprend un filtre (10) qui filtre des frequences elevees et un circuit de verrouillage (24) qui se verrouille lorsqu'un nombre donne de cycles de basse frequence est detecte, lesquels ont au moins une amplitude de crete predeterminee par des comparateurs (12, 14), une bascule (16), un registre a decalage (18) et des portes logiques (20, 22). Ensuite, seul un second nombre donne de cycles manquants ou de basse amplitude remettra a zero la bascule (24). La sortie de la bascule (24) fournit le signal de detection utilisable. Le circuit est particulierement approprie pour etre utilise avec des signaux stereophoniques de modulation d'amplitude ou une tonalite de basse frequence est ajoutee au canal differentiel pour produire une commutation d'indication et de mode mono/stereo. Le circuit peut egalement produire une detection de tonalite anticipee qu'un circuit d'analyse (23) utilise dans un recepteur.

    Abstract translation: 低频音检测器滤除较高频率,然后当检测到具有至少预定峰值振幅的给定数量的低频周期时,锁存电路锁定。 此后,只有第二个给定数量的丢失或低幅度周期将复位锁存器。 该电路特别适用于AM立体声信号,其中将低频音调添加到差分通道以提供单声道/立体声指示和模式切换。 电路还可以提供早期检测以供接收机中的扫描电路使用。

    LINEAR FULL WAVE RECTIFIER CIRCUIT
    23.
    发明申请
    LINEAR FULL WAVE RECTIFIER CIRCUIT 审中-公开
    线性全波整流器电路

    公开(公告)号:WO1982002293A1

    公开(公告)日:1982-07-08

    申请号:PCT/US1981001447

    申请日:1981-10-28

    Applicant: MOTOROLA INC

    CPC classification number: H02M7/2173 G01R19/22

    Abstract: A rectifier circuit (80) which produces a nearly perfect full wave rectified output signal in response to receiving a differentially applied input signal. The rectifier circuit comprises a pair of rectifiers (88, 86, 90, 92 and 102, 104, 106, respectively) that have substantially identical non-linear transfer characteristics with the first one of the rectifiers receiving the differentially applied input signal at first and second (82, 84) inputs. A current mirror (96) having an input coupled at a first node (94) to an output of the first rectifier provides an output signal at an output thereof which is substantially identical to the output signal appearing at the output of the first rectifier. The second rectifier has an output connected at a second node (98) to the output of the current mirror. A feedback circuit (100, 108) is coupled between the second node and an input of the second rectifier to cause the output signal appearing at the output of the second rectifier to be a full wave rectified version of the differentially applied input signal. The rectifier circuit is suitable for use in video detector systems.

    Abstract translation: 整流器电路(80),其响应于接收到差分施加的输入信号而产生几乎完美的全波整流输出信号。 整流电路包括一对整流器(分别为88,86,90,92,102,104,106),其具有基本相同的非线性传输特性,其中第一个整流器首先接收差分施加的输入信号, 第二(82,84)投入。 具有在第一节点(94)处耦合到第一整流器的输出的输入的电流镜(96)在其输出处提供输出信号,其基本上与在第一整流器的输出处出现的输出信号相同。 第二整流器具有在第二节点(98)处连接到电流镜的输出的输出。 反馈电路(100,108)耦合在第二节点和第二整流器的输入之间,以使出现在第二整流器的输出端的输出信号成为差分施加的输入信号的全波整流版本。 整流电路适用于视频检测系统。

    SOLID STATE CURRENT SENSING CIRCUIT
    24.
    发明申请
    SOLID STATE CURRENT SENSING CIRCUIT 审中-公开
    固态电流传感电路

    公开(公告)号:WO1982002262A1

    公开(公告)日:1982-07-08

    申请号:PCT/US1981001601

    申请日:1981-11-27

    Applicant: MOTOROLA INC

    CPC classification number: H03K17/04213 G01R19/16519 G05F1/573 H03K17/0826

    Abstract: Circuit de detection de courant a semi-conducteur utile dans une alimentation en courant, possedant des transistors bipolaires et des transistors CMOS. Les transistors bipolaires (11, 12) servent de transistors de sortie et possedent des collecteurs lateraux (17, 19) ainsi que des substrats collecteurs (16, 18). Les collecteurs lateraux (17, 19) des transistors bipolaires (11, 12) sont utilises pour detecter une partie du courant transporte par les substrat collecteurs (16, 18). Les collecteurs lateraux sont connectes a un miroir de courant (21, 22) fournissant un signal de sortie indiquant le moment ou le courant de sortie depasse une valeur predeterminee. Tout le circuit peut etre integre sur une seule micro-plaquette.

    METHOD OF MOUNTING INTERRELATED COMPONENTS
    25.
    发明申请
    METHOD OF MOUNTING INTERRELATED COMPONENTS 审中-公开
    安装中断组件的方法

    公开(公告)号:WO1982001295A1

    公开(公告)日:1982-04-15

    申请号:PCT/US1981001124

    申请日:1981-08-21

    Applicant: MOTOROLA INC

    Abstract: Un agencement specialement concu (16 et 18) permet le montage simultane sur les surfaces opposees du substrat (10) de deux composants tels qu'un microprocesseur (12) et sa memoire a acces sequentiel (ROM) (14), toutes ou presque toutes les connexions internes se faisant au travers de la zone du substrat comprise entre les composants. Un deuxieme agencement (44, 46, 48, 50) permet la soudure a crete d'onde des supports conducteurs (40) a l'ensemble tout en protegeant d'une fusion momentanee les composants deja soudes. Ce procede permet ainsi d'obtenir les connexions les plus directes entre les deux composants, toutes les connexions internes et externes etant executees en deux operations automatiques. Un troisieme composant (66) peut etre positionne a cheval sur l'ensemble monte de maniere a obtenir une longueur minimale des conducteurs.

    Abstract translation: 一个特别设计的夹具允许两个组件,例如微处理器及其相关的ROM同时安装在基板的相对表面上,其中所有或几乎所有内部​​连接通过部件之间的基板区域进行。 第二个夹具允许将引线框波浪焊接到组件上,同时保护回流焊接部件。 因此,该方法提供了两个组件之间最直接的连接,所有这些组件都具有通过两个自动操作进行的所有内部连接和外部连接。 可以将第三组件定位在安装的组件上,以实现最小的引线长度。

    NON-DISSIPATIVE MEMORY SYSTEM
    26.
    发明申请
    NON-DISSIPATIVE MEMORY SYSTEM 审中-公开
    非破坏性存储系统

    公开(公告)号:WO1982001274A1

    公开(公告)日:1982-04-15

    申请号:PCT/US1981001172

    申请日:1981-08-31

    Applicant: MOTOROLA INC

    CPC classification number: G11C5/00 G11C8/10

    Abstract: Un systeme de memoire est utilise pour stocker des donnees et est mis sous tension par les signaux d'acces et uniquement pendant ceux-ci, ce qui lui permet de ne consommer pratiquement aucun courant lorsqu'il n'est pas sollicite. Le systeme de memoire comprend un reseau de decodage (10) utilisant un melange de transistors NPN et PNP, et un circuit tampon (14) a l'entree d'une rangee (16) de cellules de memoire permet l'utilisation d'un nombre minimum de lignes de selection, necessitant une alimentation faible.

    Abstract translation: 存储器系统用于存储数据,并且仅在访问信号期间被加电,因此在不被访问时基本上不使用电流。 存储器系统包括使用NPN和PNP晶体管的混合的解码网络,并且在存储器单元阵列的输入处的缓冲电路允许使用具有低功率需求的最小数量的选择线。

    APPARATUS AND METHOD FOR ENHANCING THE FREQUENCY RESPONSE OF A LOUDSPEAKER
    27.
    发明申请
    APPARATUS AND METHOD FOR ENHANCING THE FREQUENCY RESPONSE OF A LOUDSPEAKER 审中-公开
    用于增强扬声器的频率响应的装置和方法

    公开(公告)号:WO1982000543A1

    公开(公告)日:1982-02-18

    申请号:PCT/US1981000888

    申请日:1981-06-29

    Applicant: MOTOROLA INC

    CPC classification number: H04R1/2819 G05B2219/34447 H04R1/225 H04R17/00

    Abstract: As shown in Fig. 2A the back surface (110B) of the diaphragm (110) of a loudspeaker (100) exhibiting relatively small excursions at midrange frequencies is substantially surrounded by a housing (140) including an acoustic filter (150, 152) therein for attenuating high frequency components of the acoustic signal radiating from the back surface (110B) of the diaphragm (110). The remaining midrange components of the acoustic signal radiating from the back surface (110B) of the diaphragm (110) are phase-delayed and redirected through at least one port (145) in the housing (140) such that the remaining midrange components of the acoustic signal radiating from the back surface (110B) of the diaphragm (110) join the midrange components of the acoustic signal radiating from the front surface (110A) of the diaphragm (110) substantially in phase therewith. The response of the loudspeaker (100) to midrange signals is thus enhanced.

    Abstract translation: 如图所示。 如图2A所示,在中频范围内呈现相对较小偏移的扬声器(100)的隔膜(110)的后表面(110B)基本上由包括其中的声滤波器(150,152)的壳体(140)包围,用于衰减高频分量 的声学信号从隔膜(110)的后表面(110B)辐射。 从隔膜(110)的后表面(110B)辐射的声信号的剩余中间分量被相位延迟并且通过壳体(140)中的至少一个端口(145)重定向,使得剩余的中间部分 从隔膜(110)的后表面(110B)辐射的声信号基本上与隔膜(110)的前表面(110A)的前表面(110A)辐射的中频分量连接在一起。 因此扬声器(100)对中频信号的响应得到增强。

    CURRENT MODE BIQUADRATIC ACTIVE FILTER
    28.
    发明申请
    CURRENT MODE BIQUADRATIC ACTIVE FILTER 审中-公开
    电流模式二极管有源滤波器

    公开(公告)号:WO1981003405A1

    公开(公告)日:1981-11-26

    申请号:PCT/US1981000345

    申请日:1981-03-13

    Applicant: MOTOROLA INC

    Inventor: MOTOROLA INC PACE G

    CPC classification number: H03H11/1213

    Abstract: A configuration of two transistors (Q1, Q2) and two capacitors (C1, C2) provides a current mode second-order active filter for IC implementation with low-pass, bandpass and high-pass capabilities. The filter frequency is tunable over a wide range, independently of filter Q and gain, by varying a DC bias current (Ibias1). The filter can provide one-port impedance functions, and two-port voltage, current and impedance transfer functions. With the addition of a second biasing current source (Ibias2), the filter Q can be controlled by adjusting the ratio of the two biasing current sources. Enhanced dynamic range and large signal performance can be achieved by the addition of linear resistors (R1, R2), with trade-offs in tunable frequency range and frequency linearity.

    ANALOG INTEGRATED FILTER CIRCUIT
    29.
    发明申请
    ANALOG INTEGRATED FILTER CIRCUIT 审中-公开
    模拟集成滤波电路

    公开(公告)号:WO1981002819A1

    公开(公告)日:1981-10-01

    申请号:PCT/US1981000204

    申请日:1981-02-18

    Applicant: MOTOROLA INC

    CPC classification number: H03H11/0416 H03H11/405

    Abstract: An analog integrated filter circuit includes a capacitance multiplier (61) combined with a DC bias controlled current circuit (67) designed to render the filter circuit insensitive to changes in the parameter values of the components caused by process variations or a temperature change therein. The capacitance multiplier circuit (61) includes grounded or ungrounded capacitance multipliers in different combinations operatively coupled to the DC bias controlled current circuit (67) so that the capacitance multiplier circuit can be used to construct a predictable low pass, bandpass or high pass filter circuit with frequency characteristics that do not vary over temperature.

    SYNCHRONIZED FREQUENCY SYNTHESIZER WITH HIGH SPEED LOCK
    30.
    发明申请
    SYNCHRONIZED FREQUENCY SYNTHESIZER WITH HIGH SPEED LOCK 审中-公开
    具有高速锁定同步频率合成器

    公开(公告)号:WO1981002497A1

    公开(公告)日:1981-09-03

    申请号:PCT/US1981000046

    申请日:1981-01-09

    Applicant: MOTOROLA INC

    CPC classification number: H03L7/187 H03L7/107 H03L2207/06

    Abstract: An improved frequency synthesizer utilizes a first order loop and sample-and-hold phase detector (20) with optimized gain to obtain very fast frequency locking characteristics. In addition, synchronization of the programming of the loop divider (34) and of the range shifting the voltage controlled oscillator (30) is also utilized. An adaptive loop filter (100) is provided to allow a first order loop to be used for lock acquisition and still maintain excellent noise performance after lock has been obtained.

Patent Agency Ranking