公开(公告)号：KR101774522B1

公开(公告)日：2017-09-04

申请号：KR1020160068515

申请日：2016-06-02

Applicant: 금오공과대학교 산학협력단

Inventor： 장영찬 ,  이한열

IPC: H03M1/00

CPC classification number: H03M1/00 ,  H03M1/002 ,  H03M1/004 ,  H03M1/007 ,  H03M1/1225 ,  H03M1/468 ,  H03M2201/2233

Abstract: 본발명은파이프라인축차근사형에이디씨(ADC)에서에러를보정하고전력소모량을줄이는기술에관한것이다. 이러한본 발명은입력아날로그신호를해당스테이지에서요구된해상도의디지털코드로변환하되, 단위캐패시터로부터분할되어병렬연결된단위캐패시터를이용하여 LSB 캐패시터의전압을보정하고, 상기디지털코드의 LSB 논리를보정하는축차근사형코스에이디씨; 및상기입력아날로그신호를해당스테이지에서요구된해상도의디지털코드로변환하되, 잔류전압증폭기에서전압이득에러가발생하는경우입력범위를조정하여전압이득에러를상쇄시키는축차근사형파인에이디씨를구비하는것을특징으로한다.

Abstract translation: 本发明涉及一种用于校正流水线轴插值器（ADC）中的错误并降低功耗的技术。 本发明是输入，而是一个模拟信号转换成在阶段所要求的分辨率的数字码，从所述单元电容器通过使用并联连接的单元电容器来纠正LSB电容器的电压，并且所述数字代码纠正LSB逻辑分区， 轴穿越过程Adi; 并且，但它将输入的模拟信号的阶段所需要的分辨率的数字码，如果在残余的电压放大器以调整由步骤所提供的输入范围籽晶轴扫描精细eyidi抵消电压增益误差出现电压增益误差 它表征。

公开(公告)号：KR1020150029087A

公开(公告)日：2015-03-18

申请号：KR1020130107784

申请日：2013-09-09

Applicant: 삼성전자주식회사

Inventor： 김종팔

IPC: H03M1/12

CPC classification number: H03M1/1023 ,  H03M1/0621 ,  H03M1/1047 ,  H03M1/38 ,  H03M2201/2233 ,  H03M2201/639

Abstract: 캘리브레이션을 수행하는 아날로그 디지털 컨버터 및 그 캘리브레이션 방법이 개시된다. 일실시예에 따른 아날로그 디지털 컨버터는, 디지털 아날로그 컨버터에 인가되는 신호의 크기를 순차적으로 제어하고, 순차적으로 제어되는 신호에 기초하여 출력되는 비교기의 비교 결과를 분석함으로써 아날로그 디지털 컨버터의 오프셋을 캘리브레이션할 수 있다.

Abstract translation: 公开了一种用于执行校准的模数转换器及其校准方法。 根据一个实施例的模数转换器顺序地控制施加到数模转换器的信号的尺寸，并通过分析基于比较器的顺序控制信号输出的比较结果来校准模数转换器的偏移。

公开(公告)号：KR1020140087375A

公开(公告)日：2014-07-09

申请号：KR1020120157543

申请日：2012-12-28

Applicant: 중앙대학교 산학협력단

Inventor： 백광현 ,  조성진 ,  김주언 ,  김용신

IPC: H03M1/38

CPC classification number: H03M1/38 ,  H03M1/122 ,  H03M1/1245 ,  H03M2201/192 ,  H03M2201/2233 ,  H03M2201/71

Abstract: A successive approximation register analog-to-digital converter and an analog-to-digital converting method using the same are disclosed. According to the present invention, the successive approximation register analog-to-digital converter comprises: a first split capacitor array for converting digital signals inputted in sequence into analog signals and generating a reference voltage signal; a second split capacitor array for selectively holding one among a plurality of analog input voltages inputted from the outside and generating a hold voltage signal; a comparison unit for comparing the reference voltage signal with the hold voltage signal and outputting a comparison signal; and a signal processing unit for sequentially outputting the digital signals to the first split capacitor array by using the comparison signal and outputting a channel control signal to the second split capacitor array, wherein the second split capacitor array generates the hold voltage signal with respect to one among the plurality of analog input voltages according to the channel control signal.

Abstract translation: 公开了逐次逼近寄存器模数转换器和使用其的模数转换方法。 根据本发明，逐次逼近寄存器模数转换器包括：第一分离电容器阵列，用于将依次输入的数字信号转换为模拟信号并产生参考电压信号; 第二分割电容器阵列，用于选择性地保持从外部输入的多个模拟输入电压中的一个，并产生保持电压信号; 比较单元，用于将参考电压信号与保持电压信号进行比较并输出比较信号; 以及信号处理单元，用于通过使用比较信号将数字信号顺序地输出到第一分离电容器阵列，并将通道控制信号输出到第二分离电容器阵列，其中第二分离电容器阵列相对于一个产生保持电压信号 在根据信道控制信号的多个模拟输入电压中。

公开(公告)号：KR1020140057027A

公开(公告)日：2014-05-12

申请号：KR1020120123624

申请日：2012-11-02

Applicant: 서강대학교산학협력단

Inventor： 이승훈 ,  남상필 ,  김용민

IPC: H03M1/38

CPC classification number: H03M1/38 ,  H03M1/1023 ,  H03M1/18 ,  H03M2201/2233 ,  H03M2201/63

Abstract: The present invention relates to an SAR ADC performing range scaling by processing a signal of a half of a single input signal range by sampling the single input signal in the half of a sampling capacitor. The present invention prevents a voltage loss in a preamplifier and processes the single input signal of a power voltage size in a whole ADC.

Abstract translation: 本发明涉及通过对采样电容器的一半中的单个输入信号进行采样来处理单个输入信号范围的一半的信号来执行范围缩放的SAR ADC。 本发明防止前置放大器中的电压损失并且处理整个ADC中的电源电压大小的单个输入信号。

公开(公告)号：KR101321942B1

公开(公告)日：2013-10-28

申请号：KR1020120039957

申请日：2012-04-17

Applicant: 동국대학교 산학협력단

Inventor： 송민규 ,  김영훈 ,  김대윤

IPC: H03M1/12

CPC classification number: H03M1/1215 ,  H03M1/141 ,  H03M2201/2233 ,  H03M2201/6107

Abstract: PURPOSE: A time interleaved preprocessing amplifying device and a folding-interpolation analog-digital converting device using the same are provided to effectively resolve the problem of speed limit generated by multiple parallel preprocessing amplifying devices. CONSTITUTION: A time interleaved preprocessing amplifying device (210) comprises a sampling amplifying part, a preprocessing amplifying device, and a multiplexer (216). The sampling amplifying part comprises a first sampling amplifying device (211) and a second sampling amplifying device (212) and performs a sample and hold operation with a sampling frequency which is half of the sampling frequency of an analog-digital converting device. The first and second sampling amplifying devices perform a sample and hold operation having the 90 degree of a phase difference. The preprocessing amplifying part performs preprocessing amplification for a signal outputted from the sampling amplifying part. The multiplexer selects a resulting signal outputted from the preprocessing amplifying part. [Reference numerals] (212) Sampling (sample & hold) amplifying device; (214) Preprocessing amplifying device; (216) Multiplexer; (220) Folding amplifying device; (230) Interpolation; (240) Comparing device; (250) Encoder; (AA) Analogue input; (BB) Upper analogue output; (CC,DD) 1/2 sampling frequency; (EE) Lower analogue output; (FF) Sampling frequency; (GG) Digital output

Abstract translation: 目的：提供一种时间交错预处理放大装置和使用其的折叠插值模拟数字转换装置，以有效解决由多个并行预处理放大装置产生的限速问题。 构成：时间交织预处理放大装置（210）包括采样放大部分，预处理放大装置和多路复用器（216）。 采样放大部分包括第一采样放大装置（211）和第二采样放大装置（212），并以采样频率进行采样和保持操作，该采样频率是模拟数字转换装置采样频率的一半。 第一和第二采样放大装置执行具有90度相位差的采样和保持操作。 预处理放大部分对从采样放大部分输出的信号执行预处理放大。 多路复用器选择从预处理放大部分输出的结果信号。 （参考号）（212）取样（取样保持）放大装置; （214）预处理放大装置; （216）多路复用器; （220）折叠放大装置; （230）插值; （240）比较装置; （250）编码器; （AA）模拟输入; （BB）上模拟输出; （CC，DD）1/2采样频率; （EE）较低的模拟输出; （FF）采样频率; （GG）数字输出

公开(公告)号：KR101299215B1

公开(公告)日：2013-08-22

申请号：KR1020120025236

申请日：2012-03-12

Applicant: 전자부품연구원

Inventor： 박종범 ,  이성호

IPC: H03M1/38

CPC classification number: H03M1/38 ,  H03M1/1023 ,  H03M2201/2233 ,  H03M2201/63 ,  H03M2201/8152

Abstract: PURPOSE: A method for correcting a capacitor mismatch and an analog-to-digital converter (ADC) using thereof are provided to correct a mismatch between capacitors regardless of the bit numbers of a lower bit and an upper bit. CONSTITUTION: An ADC comprises a capacitor array unit (100) and a correction unit (400). The capacitor array unit includes a separable weighting capacitor having a first end connected to a left unit capacitor row and a second end connected to a right capacitor row; and a correction capacitor connected directly between the first end and a ground terminal the separable weighting capacitor. The capacitor array unit collects a sample of differences between a first reference voltage and an analog input voltage using the right unit capacitor row and the left unit capacitor row in a capacitor mismatch mode. The correction unit determines whether a capacitor mismatch occurs or not based on a digital signal, and changes capacitance of the correction capacitor if the capacitor mismatch occurs.

Abstract translation: 目的：提供一种用于校正电容器失配的方法和使用其的模数转换器（ADC），以校正电容器之间的失配，而与低位和高位的位数无关。 构成：ADC包括电容器阵列单元（100）和校正单元（400）。 电容器阵列单元包括可分离加权电容器，其具有连接到左单元电容器行的第一端和连接到右电容器行的第二端; 以及直接连接在第一端和接地端子之间的可分离加权电容器的校正电容器。 电容器阵列单元使用正确的单位电容器行和左单位电容器行以电容器失配模式收集第一参考电压和模拟输入电压之间的差异样本。 校正单元基于数字信号确定是否发生电容器失配，并且如果发生电容器失配则改变校正电容器的电容。

公开(公告)号：KR1020060088972A

公开(公告)日：2006-08-07

申请号：KR1020050009504

申请日：2005-02-02

Applicant: 인하대학교 산학협력단

Inventor： 윤광섭 ,  윤병규

IPC: H03M1/44

CPC classification number: H03M1/14 ,  H03M1/002 ,  H03M1/0607 ,  H03M2201/2233 ,  H03M2201/615 ,  H03M2201/76

Abstract: 본 발명은 전원전압과 접지전압 사이에 전류통로가 직렬로 연결되고, 입력단에 인가되는 각 바이어스 전압에 응답하는 제 1 트랜지스터들; 상기 제 1 트랜지스터들과 병렬로 연결되되 제 1 트랜지스터들과 일대일로 대응되어 소정의 스위치를 통해 입력단이 상호 연결되는 제 2 트랜지스터들; 상기 전원전압과 접지전압 사이에 전류통로가 직렬로 연결되고, 입력단에 인가되는 각 바이어스 전압에 응답하는 제 3 트랜지스터들; 상기 제 3 트랜지스터들과 병렬로 연결되되 제 3 트랜지스터들과 일대일로 대응되어 소정의 스위치를 통해 입력단이 상호 연결되는 제 4 트랜지스터들; 상기 제 1 트랜지스터들 중 풀-업 트랜지스터 사이의 전류통로와 제 1 노드 사이에 전류통로가 연결되고 제 1 입력전압에 응답하는 N형 트랜지스터; 상기 제 3 트랜지스터들 중 풀-업 트랜지스터 사이의 전류통로와 제 1 노드 사이에 전류통로가 연결되고 제 2 입력전압에 응답하는 N형 트랜지스터; 및 상기 제 1 노드와 접지전압 사이에 전류통로가 연결되고 바이어스 전압에 응답하는 N형 트랜지스터;로 이루어진 스위칭 기법을 이용한 연산증폭기를 A/D변환기에 적용함으로써, 전력소모가 작고 고속 및 고해상도를 유지하므로 시스템의 소형화와 경량화로 휴대용 영상신호처리용 시스템의 구현이 용이한 스위칭 기법의 저전력 연산증폭기를 이용한 파이프라인 아날로그/디지털 변환장치를 제공한다.