-
公开(公告)号：CN1853265A
公开(公告)日：2006-10-25
申请号：CN200480026866.4
申请日：2004-08-04
Applicant: S.O.I.TEC绝缘体上硅技术公司
IPC: H01L21/762
CPC classification number: H01L21/76254
Abstract: 本发明涉及一种从晶片中分离层的方法，其中该晶片的材料选自半导体材料，该方法包括以下步骤：在晶片的厚度中生成脆化区域，所述脆化区域界定了在晶片厚度中要分离的层；将该晶片进行处理，以在脆化区域的层面上进行层的分离；其特征在于：在生成脆化区域的过程中，产生该区域的局部起始区，在该局部起始区的层面上，该脆化区域局部地具有更大脆化，从而该起始区对应于该脆化区域的超脆化区。
-
公开(公告)号：CN1833315A
公开(公告)日：2006-09-13
申请号：CN200480022339.6
申请日：2004-07-29
Applicant: S.O.I.TEC绝缘体上硅技术公司
IPC: H01L21/762
CPC classification number: H01L21/76259 , H01L21/76254
Abstract: 本发明涉及一种用于制造包括埋入层的多层结构并用于电学、光学和光电子学设计的方法，包括a)形成包括埋入层得结构的层，和b)使用用于充分蚀刻埋入层材料的化学种类化学处理所述的结构。步骤a)包括形成设置在埋入层上的埋入保护层，并选择埋入保护层的材料使其能够足够抗蚀在步骤b)中使用的处理化学种类的化学侵蚀，从而阻碍所述化学种类穿过其到达埋入层的可能入口。也公开了用于制造电学、光学和光电子学设计的结构的所述方法的使用。
-
公开(公告)号：CN1830077A
公开(公告)日：2006-09-06
申请号：CN200480021578.X
申请日：2004-07-29
Applicant: S.O.I.TEC绝缘体上硅技术公司
IPC: H01L21/762
CPC classification number: H01L21/76254
Abstract: 本发明涉及一种用于制造在衬底上的包括半导体材料薄层的结构的方法，包括如下阶段：·在必须由其制作薄层的施主衬底的表面下进行粒子注入，以便在施主衬底的厚度中生成脆化区，·在进行注入之后，将施主衬底的表面与支撑衬底紧密接触，·在脆化区处分离施主衬底，以将施主衬底的一部分转移到支撑衬底上并且在支撑衬底上形成薄层，其特征在于：·注入阶段进行至少两种不同原子种类的共同注入，以便使在分离之后获得的结构水平面处的低频粗糙度降低到最小；·以及该方法进一步包括包含至少一种快速热退火操作的精整步骤，以便使在分离之后获得的结构水平面处的高频粗糙度降低到最小。
-
公开(公告)号：CN1828830A
公开(公告)日：2006-09-06
申请号：CN200610001992.5
申请日：2006-01-25
Applicant: S.O.I.TEC绝缘体上硅技术公司
IPC: H01L21/20 , H01L21/762 , H01L21/84
CPC classification number: H01L21/76254 , C30B15/00 , C30B29/06 , C30B33/00 , H01L21/02032 , H01L21/3226
Abstract: 按照本发明的第一方面，涉及一种用于制造衬底的方法，该衬底包括半导体材料的薄层和支撑衬底，通过将具有第一密度的空位团的施主衬底的一部分转移到支撑衬底上而形成所述的薄层，其特征在于：该方法包括：在将施主衬底的所述部分转移到支撑衬底之后，补救存在于被转移到支撑衬底上的施主衬底的该部分中的空位团的步骤，使其从第一密度降低到第二密度；在所述补救步骤之前，采用一个或几个步骤使得不增加在施主衬底的所述部分中具有第一密度的空位团的尺寸。本发明还涉及通过此方法获得的SeOI衬底，以及用于循环利用衬底的方法，该衬底具有空位团并且已经被用作施主衬底，从其上获得薄层并转移到支撑衬底上。
-
公开(公告)号：CN1737994A
公开(公告)日：2006-02-22
申请号：CN200510092813.9
申请日：2005-08-18
Applicant: S.O.I.TEC绝缘体上硅技术公司
IPC: H01L21/00 , H01L21/762 , H01L21/84 , H01L21/20
CPC classification number: H01L21/76254 , H01L21/76251
Abstract: 一种将层膜从第一晶片转移到第二晶片的方法，所述第一晶片包括弱化区，所述弱化区以第一晶片的表面定义了选自半导体材料的材料层，所述材料层的厚度接近于或者大于待转移层膜的厚度，其特征在于它包括以下步骤：a)使两个晶片的表面相接触，以使厚度为接近于或者大于待转移层膜的厚度的层膜与第二晶片相接触；b)在远高于环境温度的第一温度下提供热能，持续第一时间段；c)提供额外的热能以使温度升高至第一温度之上，从而在弱化区处从第一晶片分离待转移层膜。本发明还提供了所述方法的应用。
-
Patent Agency Ranking
公开(公告)号：CN1462064A
公开(公告)日：2003-12-17
申请号：CN03109480.5
申请日：2003-04-09
Applicant: S.O.I.TEC绝缘体上硅技术公司
Inventor： F·梅特拉尔
IPC: H01L21/304 , B24B37/00
Abstract: 本发明提供一种用来研磨晶片(P)材料的化学－机械式研磨机，该研磨机包括：旋转驱动的研磨转盘(1)；研磨头(4)，其包括一个非旋转部分(42)和一个旋转部分(40，41)，以及用来将研磨剂(A)输送到所述研磨转盘(1)表面的装置(5)。该研磨面的特征在于，用来输送研磨剂(A)的装置(5)包括：一个中空的研磨剂输送环(50)，该研磨剂输送环(50)带有研磨剂供给装置(51)以及分布于其底面(502)上的多个研磨剂输送孔；以及固定装置(420，520，52)，其能使输送环固定到研磨头(4)的所述非旋转部分(42)。并且所述环以一个平面包绕所述旋转部分(40，41)，其中该平面基本上与所述研磨转盘(1)的平面平行并分开。本发明可应用于半导体材料的研磨晶片(P)上。
-
公开(公告)号：CN102388162B
公开(公告)日：2016-08-10
申请号：CN201080005892.4
申请日：2010-02-17
Applicant: S.O.I.TEC绝缘体上硅技术公司
IPC: C23C16/34 , C23C16/455 , C30B23/06 , C30B25/14
CPC classification number: C23C16/34 , C23C16/45548 , C23C16/4557 , C23C16/45574 , C30B25/14 , C30B29/403 , Y10T137/6416
Abstract: 本发明提供了用于CVD(化学气相沉积)系统的改进的气体注射器，其在将气体注射至CVD反应室中之前将气体热能化。配置所提供的注射器以增加气体经过被加热区域的流动时间，并且该注射器包括气体输送导管，该气体输送导管延长气体在该被加热区域中的停留时间。所提供的注射器也具有经过尺寸设定、定型和配置从而将气体注射成选定的流型的出口。本发明也提供使用所提供的热能化气体注射器的CVD系统。本发明在高容量制造GaN衬底上具有特别的应用。
-
公开(公告)号：CN105374666A
公开(公告)日：2016-03-02
申请号：CN201510836412.3
申请日：2011-10-10
Applicant: S.O.I.TEC绝缘体上硅技术公司
IPC: H01L21/18
CPC classification number: H01L21/67132 , H01L21/02 , H01L21/187 , H01L21/76251
Abstract: 本发明提供了一种用于分子键合硅衬底和玻璃衬底的方法。本发明涉及一种用于将具有第一表面(2a)的第一衬底(1a)键合到具有第二表面(2b)的第二衬底(1b)的方法，其特征在于，该方法包括下列步骤：通过至少两个支撑点(S1，S2)来保持所述第一衬底(1a)，将所述第一衬底(1a)和所述第二衬底(1b)放置成第一表面(2a)和第二表面(2b)彼此相对，通过在至少一个压力点(P1)和两个支撑点(S1，S2)之间朝向所述第二衬底(1b)施加应变(F)，使所述第一衬底(1a)变形，使变形的第一表面(2a)与所述第二表面(2b)相接触，逐渐释放应变(F)。
-
公开(公告)号：CN102194516B
公开(公告)日：2015-07-29
申请号：CN201110054823.9
申请日：2011-03-07
Applicant: S.O.I.TEC绝缘体上硅技术公司
IPC: G11C11/413
CPC classification number: H01L27/1104 , G11C11/412 , H01L21/84 , H01L27/1203
Abstract: 本发明公开了一种SRAM型存储器单元，包括：绝缘衬底上的半导体，包括通过绝缘(BOX)层与基底衬底(2)隔开的半导体材料薄膜(1)；六个晶体管，包括两个存取晶体管(T1，T4)、两个导电晶体管(T2，T5)和两个充电晶体管(T3，T6)，充电晶体管被设置为与导电晶体管形成两个反向耦合的反相器，其特征在于，每个晶体管具有背控制栅极(BG1，BG2)，背控制栅极在基底衬底中形成在沟道下方并且能够被加偏压以便调制晶体管的阈值电压，第一背栅极线将存取晶体管的背控制栅极连接到第一电位，第二背栅极线将导电晶体管和充电晶体管的背控制栅极连接到第二电位，根据单元控制操作的类型来调制第一电位和第二电位。
-
公开(公告)号：CN102203911B
公开(公告)日：2014-05-28
申请号：CN200980144110.2
申请日：2009-10-27
Applicant: S.O.I.TEC绝缘体上硅技术公司
Inventor： M·布吕尔
IPC: H01L21/22 , H01L21/268 , H01L31/18
CPC classification number: H01L21/268 , H01L21/221
Abstract: 本发明涉及用于至少局部加热薄板的方法和设备，所述薄板包括至少一个待加热的层(2)和至少一个启动区域(4)，所述待加热的层(2)将被至少一个主光流脉冲至少局部加热，所述启动区域(4)与所述待加热的层的前表面相比处于相对较深的位置，其中当所述待加热的层(2)的温度在高温范围(PHT)内时所述主光流(7)能够加热所述待加热的层(2)，启动次要加热装置(9)能够将所述启动区域从低温范围(PBT)内的温度加热到所述高温范围(PHT)内的温度。
-
-
-
-
-
-
-
-
-
Search Results
192
records
(took 0.033 seconds)
