-
公开(公告)号：CN1338117A
公开(公告)日：2002-02-27
申请号：CN00803094.4
申请日：2000-11-24
Applicant: 揖斐电株式会社
IPC: H01L23/12
Abstract: 一种多层电路板,是通过粘接剂把在绝缘硬质基板的一个面或两面具有导体电路、并具有在贯通该绝缘硬质基板并延伸到导体电路的开口内充填导电性物质而形成的过孔的多块电路板积层起来并一起进行热压而形成的多层电路板。在上述积层的多块电路板中,在位于最外侧的一块电路板的表面上形成位于上述过孔的正上方的导电性凸缘,在位于最外侧的另一块电路板的表面上配设位于上述过孔的正上方的导电性钉或导电性球。将这样的多层电路板作为封装底板,在其上安装LSI芯片等电子元件,构成半导体装置。此外,把这样的多层电路板作为核心板,在其两面或一面形成组合布线层,在组合布线层的最外侧的导体电路的表面设置焊锡凸缘,此外,在构成组合布线层另一方的最外侧的导体电路的表面设置导电性钉或球,提供对高密度布线和电子元件的高密度安装都有利的多层电路板。
-
公开(公告)号：CN103731982B
公开(公告)日：2017-01-04
申请号：CN201310481708.9
申请日：2013-10-15
Applicant: 揖斐电株式会社
CPC classification number: H05K1/0298 , H01L24/14 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/12042 , H01L2924/15192 , H01L2924/15311 , H05K3/3436 , H05K3/4007 , H05K3/4644 , H05K3/4694 , H05K2201/10159 , H01L2924/00
Abstract: 本发明提供具有高可靠性的布线板及其制造方法。布线板（100）具有：层间绝缘层（39a）；导体层（37c），其形成在层间绝缘层（39a）上；阻焊层（40a），其设置在层间绝缘层（39a）上；开口部40d），其贯通阻焊层（40a）；开口部（40c），其形成在阻焊层（40a）上；以及布线构造体（10），其配置在形成有开口部（40c）的位置，具有绝缘层120）和绝缘层（120）上的导体图案（111）。导体图案（111）的图案宽度比形成在导体层（37c）上的导体图案的图案宽度小。
-
公开(公告)号：CN103369816B
公开(公告)日：2016-06-01
申请号：CN201310109960.7
申请日：2013-03-29
Applicant: 揖斐电株式会社
CPC classification number: H05K3/305 , H01L21/563 , H01L23/49816 , H01L23/49827 , H01L23/49894 , H01L23/5382 , H01L23/5383 , H01L23/5384 , H01L24/03 , H01L24/16 , H01L24/81 , H01L25/50 , H01L2224/0401 , H01L2224/131 , H01L2224/16225 , H01L2224/16227 , H01L2224/32225 , H01L2224/73204 , H01L2224/81192 , H01L2924/12042 , H01L2924/1436 , H01L2924/15192 , H01L2924/15311 , H05K1/115 , H05K3/10 , H05K3/103 , H05K3/20 , H05K3/32 , H05K3/4602 , H05K3/4658 , H05K3/4694 , H05K2201/10159 , H05K2201/10378 , H05K2201/1053 , Y10T29/49128 , Y10T29/49165 , H01L2924/00 , H01L2924/014
Abstract: 本发明提供一种具有高可靠性的电路板及其制造方法。电路板(100)具备：层间绝缘层(26a)；导体层(35a)，其形成在层间绝缘层(26a)上；层间绝缘层(39a)，其设置在层间绝缘层(26a)上和导体层(35a)上；布线结构体(10)，其配置在层间绝缘层(26a)上，具有绝缘层(110)和绝缘层(110)上的导体图案(111)；以及通路导体(38c)，其形成在层间绝缘层(39a)的内部，连接导体层(35a)和导体层(37c)。
-
公开(公告)号：CN104582261A
公开(公告)日：2015-04-29
申请号：CN201410566488.4
申请日：2014-10-22
Applicant: 揖斐电株式会社
CPC classification number: H05K3/4691 , H05K2201/0187 , H05K2203/308 , H05K3/4644 , H05K2201/09509 , H05K2201/09563 , H05K2201/096
Abstract: 本发明的课题在于提供一种能够细间距化的刚挠结合线路板和刚挠结合线路板的制造方法。由于在载体(12z)上同时制成挠性基板和刚性基板，因而导通孔导体(60F)、(60S)不贯通覆盖层(80F)、(80S)和层间树脂绝缘层而仅贯通层间树脂绝缘层(50S)、(50F)。由此，能够实现导通孔导体的焊盘部的小型化，能够以细间距形成刚挠结合线路板。
-
公开(公告)号：CN102438401B
公开(公告)日：2015-01-28
申请号：CN201110258372.0
申请日：2004-12-06
Applicant: 揖斐电株式会社
IPC: H05K1/16
CPC classification number: H05K1/162 , H05K1/0231 , H05K1/0271 , H05K1/113 , H05K3/4602 , H05K2201/0133 , H05K2201/0175 , H05K2201/0179 , H05K2201/0187 , H05K2201/09509 , H05K2201/09518 , H05K2201/09563 , H05K2201/096 , H05K2201/09718 , H05K2201/09763 , H05K2201/10522 , H05K2201/10734
Abstract: 一种多层印制线路板，具有通过使隔着绝缘层层叠多层的布线图形之间利用导通孔进行电连接来构成的积层部；安装部，表面安装有与布线图形电连接的半导体元件；以及层状电容器部，在安装部和积层部之间具有陶瓷制的高电介质层以及夹住该高电介质层的第1和第2层状电极，第1和第2层状电极的一方与半导体元件的电源线连接，另一方与接地线连接，与第1层状电极连接的导通孔贯通第1层状电极，二者通过前述导通孔的侧壁和第1层状电极的侧壁进行连接，安装部具有与半导体元件的电极连接的多个焊盘，电连接在与第1/2层状电极同电位的焊盘上并以非接触状态通过第2/1层状电极的棒状端子的数量比与第1/2层状电极同电位的焊盘的数量少。
-
Patent Agency Ranking
公开(公告)号：CN1853452B
公开(公告)日：2014-06-11
申请号：CN200480026732.2
申请日：2004-12-06
Applicant: 揖斐电株式会社
IPC: H05K3/46
CPC classification number: H05K1/162 , H05K1/0231 , H05K1/0271 , H05K1/113 , H05K3/4602 , H05K2201/0133 , H05K2201/0175 , H05K2201/0179 , H05K2201/0187 , H05K2201/09509 , H05K2201/09518 , H05K2201/09563 , H05K2201/096 , H05K2201/09718 , H05K2201/09763 , H05K2201/10522 , H05K2201/10734
Abstract: 多层印制线路板(10)具有：安装部(60)，把与布线图形(32)等电连接的半导体元件安装在表面上；以及层状电容器部(40)，具有陶瓷制的高电介质层(43)以及夹住该高电介质层(43)的第1和第2层状电极(41、42)，第1和第2层状电极(41、42)的一方与半导体元件的电源线连接，另一方与接地线连接。在该多层印制线路板(10)中，由于在电源线和接地线之间连接的层状电容器部(40)的高电介质层(43)是陶瓷制的，因而可增大层状电容器部(40)的静电电容。因此，即使在容易发生电位瞬时下降的状况下，也能取得充分的去耦效果。
-
公开(公告)号：CN101827490B
公开(公告)日：2013-10-09
申请号：CN201010170644.7
申请日：2004-12-06
Applicant: 揖斐电株式会社
CPC classification number: H05K1/162 , H05K1/0231 , H05K1/0271 , H05K1/113 , H05K3/4602 , H05K2201/0133 , H05K2201/0175 , H05K2201/0179 , H05K2201/0187 , H05K2201/09509 , H05K2201/09518 , H05K2201/09563 , H05K2201/096 , H05K2201/09718 , H05K2201/09763 , H05K2201/10522 , H05K2201/10734
Abstract: 多层印制线路板(10)具有：安装部(60)，把与布线图形(32)等电连接的半导体元件安装在表面上；以及层状电容器部(40)，具有陶瓷制的高电介质层(43)以及夹住该高电介质层(43)的第1和第2层状电极(41、42)，第1和第2层状电极(41、42)的一方与半导体元件的电源线连接，另一方与接地线连接。在该多层印制线路板(10)中，由于在电源线和接地线之间连接的层状电容器部(40)的高电介质层(43)是陶瓷制的，因而可增大层状电容器部(40)的静电电容。因此，即使在容易发生电位瞬时下降的状况下，也能取得充分的去耦效果。
-
公开(公告)号：CN102625579A
公开(公告)日：2012-08-01
申请号：CN201210039282.7
申请日：2008-08-26
Applicant: 揖斐电株式会社
CPC classification number: H05K1/187 , H01L21/563 , H01L21/568 , H01L23/3107 , H01L23/3135 , H01L2224/16 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2224/81193 , H01L2224/83104 , H01L2224/92125 , H01L2924/01004 , H01L2924/01078 , H01L2924/01079 , H05K3/205 , H05K3/428 , H05K3/4602 , H05K3/4652 , H05K2201/10674 , H05K2203/063 , Y10T29/4913 , Y10T29/49133 , Y10T29/49139 , Y10T29/49146 , Y10T29/49147 , Y10T29/49155 , Y10T29/49169 , H01L2924/00012 , H01L2924/00
Abstract: 在以能够分离的状态将铜箔配置在载体上而得到的第一基材上形成用于安装电子部件(2)的连接端子(80)。并且，将连接端子(80)与电子部件(2)的凸块(20)电连接，在电子部件(2)与第一基材之间填充填底材料(4)。然后，由绝缘构件(3)覆盖电子部件(2)。然后，分离载体和铜箔，进行蚀刻来去除露出的不需要的铜箔，则得到电子部件内置线路板(1)。
-
公开(公告)号：CN101916752A
公开(公告)日：2010-12-15
申请号：CN201010245332.8
申请日：2006-12-27
Applicant: 揖斐电株式会社
Inventor： 苅谷隆
IPC: H01L23/498 , H01L21/48 , H05K1/11 , H05K3/46
CPC classification number: H01L23/49838 , H01L23/49816 , H01L23/49822 , H01L23/49827 , H01L2224/16225 , H01L2224/16227 , H05K1/113 , H05K1/115 , H05K3/4602 , H05K3/4652 , H05K2201/0352 , H05K2201/09536 , H05K2201/096 , H05K2201/10674 , Y10T29/49139
Abstract: 一种多层印刷线路板，在积层布线层的表层上具有用于安装IC芯片等半导体元件的安装部，位于安装IC芯片等半导体元件的区域的正下方的通孔导体的间距小于位于其它区域的通孔导体的间距，从而抑制向所安装的IC芯片的处理器核心部的晶体管供给电源的延迟，难以发生误动作。
-
公开(公告)号：CN101278392B
公开(公告)日：2010-09-29
申请号：CN200680036225.6
申请日：2006-12-27
Applicant: 揖斐电株式会社
Inventor： 苅谷隆
CPC classification number: H01L23/49838 , H01L23/49816 , H01L23/49822 , H01L23/49827 , H01L2224/16225 , H01L2224/16227 , H05K1/113 , H05K1/115 , H05K3/4602 , H05K3/4652 , H05K2201/0352 , H05K2201/09536 , H05K2201/096 , H05K2201/10674 , Y10T29/49139
Abstract: 一种多层印刷线路板，在积层布线层的表层上具有用于安装IC芯片等半导体元件的安装部，位于安装IC芯片等半导体元件的区域的正下方的通孔导体的间距小于位于其它区域的通孔导体的间距，从而抑制向所安装的IC芯片的处理器核心部的晶体管供给电源的延迟，难以发生误动作。
-
-
-
-
-
-
-
-
-
Search Results
86
records
(took 0.04 seconds)
