公开(公告)号：CN118235535A

公开(公告)日：2024-06-21

申请号：CN202280075718.X

申请日：2022-11-04

Applicant: 株式会社半导体能源研究所

Inventor： 马场晴之 ,  国武宽司

IPC: H10B51/30 ,  G11C11/22 ,  H01L29/786

Abstract: 提供一种具有新颖的结构的存储元件。存储元件层叠有第一电极、第一绝缘层、半导体层、第二绝缘层及第二电极，并且第一电极、第一绝缘层、半导体层、第二绝缘层及第二电极各自具有彼此重叠的区域。作为半导体层使用金属氧化物之一的氧化物半导体。作为第一绝缘层使用具有反铁电性的材料。

公开(公告)号：CN118160094A

公开(公告)日：2024-06-07

申请号：CN202280071806.2

申请日：2022-10-21

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  国武宽司 ,  和田理人 ,  加藤清 ,  大贯达也

IPC: H01L27/092 ,  H01L21/336 ,  H01L21/8234 ,  H01L21/8238 ,  H01L27/06 ,  H01L27/088 ,  H01L29/786 ,  H01L29/788 ,  H01L29/792 ,  H10B12/00

Abstract: 提供一种实现小型化的半导体装置。该半导体装置包括第一层以及第一层上的第二层。第一层包括在沟道形成区域中含有硅的p沟道型第一晶体管。第二层包括在沟道形成区域中含有金属氧化物的n沟道型第二晶体管。由第一晶体管和第二晶体管构成CMOS电路。第一晶体管的沟道长度比第二晶体管的沟道长度长。

公开(公告)号：CN111742408B

公开(公告)日：2024-05-28

申请号：CN201980008397.X

申请日：2019-01-17

Applicant: 株式会社半导体能源研究所

Inventor： 国武宽司 ,  长塚修平

IPC: H01L27/06 ,  G02F1/1368 ,  H01L21/336 ,  H01L21/822 ,  H01L21/8234 ,  H10B12/00 ,  H01L27/04 ,  H01L27/088 ,  H10B41/70 ,  H01L29/786 ,  H10K59/10 ,  H01L29/788 ,  H01L29/792 ,  H05B33/14

Abstract: 提供一种抑制导致特性变动、元件劣化或绝缘破坏的带电现象的半导体装置。该半导体装置包括：衬底上的第一晶体管、第二晶体管、第三晶体管及第四晶体管，其中，第四晶体管包括第一导电体、第二导电体、第三导电体及氧化物半导体，第一导电体通过第一晶体管与半导体衬底电连接，第二导电体通过第一晶体管与半导体衬底电连接，第三导电体通过第一晶体管与半导体衬底电连接，并且，第四导电体通过第一晶体管与半导体衬底电连接。

公开(公告)号：CN116457790A

公开(公告)日：2023-07-18

申请号：CN202180077756.4

申请日：2021-11-09

Applicant: 株式会社半导体能源研究所

Inventor： 伊藤优希 ,  国武宽司 ,  种村和幸

IPC: G06G7/16

Abstract: 提供一种具有大S值的晶体管或利用晶体管的亚阈值区域中的工作进行计算的半导体装置。该晶体管包括具有沟道形成区域的氧化物半导体层、具有隔着绝缘层与所述氧化物半导体层重叠的区域的栅电极以及具有隔着铁电层与氧化物半导体层重叠的区域的第一导电层。尤其是，铁电层包含晶体，并且晶体具有呈现铁电性的结晶结构。

公开(公告)号：CN114902414A

公开(公告)日：2022-08-12

申请号：CN202080090207.6

申请日：2020-12-14

Applicant: 株式会社半导体能源研究所

Inventor： 大贯达也 ,  上妻宗广 ,  青木健 ,  松嵜隆德 ,  冈本佑树 ,  太田将志 ,  长塚修平 ,  国武宽司 ,  山崎舜平

IPC: H01L27/088 ,  H01L21/8242 ,  H01L27/04 ,  H01L27/06 ,  H01L27/105 ,  H01L27/108 ,  H01L27/11556 ,  H01L27/1156 ,  H01L27/11582 ,  H01L29/786 ,  G06F9/38 ,  G06F15/78 ,  G11C11/405 ,  H01L21/336 ,  H01L21/822 ,  H01L21/8239

Abstract: 提供一种新颖结构的半导体装置。该半导体装置包括加速器。加速器包括第一存储电路、第二存储电路及运算电路。第一存储电路包括第一晶体管。第二存储电路包括第二晶体管。第一晶体管及第二晶体管都包括在沟道形成区域中含有金属氧化物的半导体层。运算电路包括第三晶体管。第三晶体管包括在沟道形成区域中含有硅的半导体层。第一晶体管及第二晶体管设置在不同的层中。包括第一晶体管的层设置在包括第三晶体管的层上。包括第二晶体管的层设置在包括第一晶体管的层上。第一存储电路具有与第二存储电路不同的数据保持特性。

公开(公告)号：CN114787998A

公开(公告)日：2022-07-22

申请号：CN202080084468.7

申请日：2020-11-24

Applicant: 株式会社半导体能源研究所

Inventor： 津田一树 ,  乡户宏充 ,  大下智 ,  国武宽司

IPC: H01L27/11582 ,  H01L21/28 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L21/8239 ,  H01L27/105 ,  H01L21/8242 ,  H01L27/108 ,  H01L27/11556 ,  H01L27/1156 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49 ,  H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  G11C11/405

Abstract: 提供一种新颖的半导体装置。设置在第一方向上延伸的结构体、在第二方向上延伸的第一导电体及在第二方向上延伸的第二导电体。在结构体与第一导电体交叉的第一交叉部，结构体包括第一绝缘体、第一半导体、第二绝缘体、第二半导体、第三绝缘体、第四绝缘体及第五绝缘体围绕第三导电体设置为同心状。在结构体与第二导电体交叉的第二交叉部，结构体包括第一绝缘体、第一半导体、第二绝缘体、第四导电体、第二半导体及第三绝缘体围绕第三导电体设置为同心状。

公开(公告)号：CN113875149A

公开(公告)日：2021-12-31

申请号：CN202080038069.7

申请日：2020-05-20

Applicant: 株式会社半导体能源研究所

Inventor： 大嶋和晃 ,  国武宽司 ,  井上达则

IPC: H03D7/00 ,  H03D7/12 ,  H03D7/14 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L29/786

Abstract: 本发明的一个方式提供一种电路面积小且抑制因热量而工作能力下降的混频器及半导体装置。一种包括差动部、电流源、第一负载、输入端子及第一输出端子的混频器，差动部包括第一晶体管、第二晶体管，第一晶体管、第二晶体管各自在沟道形成区域中包含金属氧化物。第一晶体管、第二晶体管各自的第一端子与输入端子及电流源电连接，第一晶体管的第二端子与第一负载的第一端子及第一输出端子电连接。通过向第一负载的第二端子供应电压，第一负载具有使电流流过第一负载的第一端子与第二端子之间的功能，电流源具有使恒电流从第一晶体管、第二晶体管各自的第一端子流向电流源的功能。电流源包括在沟道形成区域中含硅的晶体管，差动部在电流源的上方。

公开(公告)号：CN113424310A

公开(公告)日：2021-09-21

申请号：CN202080014345.6

申请日：2020-02-11

Applicant: 株式会社半导体能源研究所

Inventor： 国武宽司 ,  大贯达也 ,  热海知昭 ,  加藤清

IPC: H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L21/8242 ,  H01L27/108 ,  H01L29/786

Abstract: 提供一种具有错误检测功能且其每单位面积的可存储数据量大的存储装置。使用形成在半导体衬底上的晶体管构成存储装置的驱动电路，使用薄膜晶体管构成存储装置的存储单元。可以在半导体衬底的上方层叠设置其中使用薄膜晶体管构成存储单元的层，可以增大每单位面积的可存储数据量。另外，因为可以使用薄膜晶体管构成存储装置所包括的外围电路的一部分，所以使用薄膜晶体管构成错误检测电路，将其层叠设置在半导体衬底的上方。

公开(公告)号：CN119769187A

公开(公告)日：2025-04-04

申请号：CN202380061313.5

申请日：2023-08-28

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  松崎隆德 ,  国武宽司 ,  井坂史人

IPC: H10B12/00 ,  H01L21/205 ,  H01L21/316 ,  H10D30/67 ,  H10B53/00

Abstract: 提供一种能够实现微型化或高集成化的存储装置。该存储装置在半导体层中含有硅的第一晶体管上包括存储单元。存储单元包括电容器及电容器上的第二晶体管。电容器中依次层叠有第一导电体、第一绝缘体和第二导电体。第二导电体兼用作第二晶体管的源极和漏极中的一个。用作第二晶体管的源极和漏极中的另一个的第三导电体位于第二绝缘体上。第二绝缘体及第三导电体设置有到达第二导电体的开口。以与该开口重叠的方式依次层叠有氧化物半导体、第三绝缘体和第四导电体。第四导电体与第一晶体管的源极或漏极电连接。

公开(公告)号：CN119277781A

公开(公告)日：2025-01-07

申请号：CN202410883463.0

申请日：2024-07-03

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  村川努 ,  井坂史人 ,  国武宽司 ,  神保安弘

IPC: H10B12/00

Abstract: 本公开的发明名称是“半导体装置”。提供一种能够实现微型化的晶体管。该半导体装置包括氧化物半导体层、第一至第四导电层以及第一至第四绝缘层，在具有凹部的第一导电层上依次设置包括与该凹部重叠的第一开口部的第一绝缘层、第二导电层、第二绝缘层及第三导电层，第三绝缘层在第一开口部内至少与第二导电层的侧面接触，氧化物半导体层与第三导电层的顶面以及凹部的底面及侧面接触且在第一开口部内与第三绝缘层接触，第四绝缘层在第一开口部内位于氧化物半导体层的内侧，第四导电层在第一开口部内位于第四绝缘层的内侧，在从截面看时氧化物半导体层具有隔着第三绝缘层与第二导电层重叠且隔着第四绝缘层与第四导电层重叠的区域。