Abstract:
본 발명은 산소를 포함하는 화합물 반도체를 반도체층으로 하는 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치에 관한 것으로, 절연 기판 상에 형성된 게이트 전극, 제 1 절연막에 의해 게이트 전극과 절연되며 채널 영역과 소스 및 드레인 영역을 제공하는 반도체층, 채널 영역의 반도체층 상에 형성된 확산 방지막, 수소 이온을 함유하며 소스 및 드레인 영역이 노출되도록 콘택홀이 형성된 제 2 절연막 및 콘택홀을 통해 소스 및 드레인 영역과 접촉되는 소스 및 드레인 전극을 포함하며, 소스 및 드레인 영역에 수소 이온이 함유된다. 화합물 반도체, 소스 및 드레인 영역, 수소 이온, 확산 방지막, 비저항
Abstract:
PURPOSE: An organic electroluminescent display device and a manufacturing method thereof are provided to reduce manufacturing costs by forming an anode electrode, a cathode electrode, a gate electrode, and a bottom electrode on the same plane using one mask. CONSTITUTION: A transparent substrate(10) includes a first region and a second region. An anode electrode(11a) is made of transparent electrode materials on the transparent substrate of the first region. A gate electrode(11b) is made of the transparent electrode materials and an oxide semiconductor on the transparent substrate of the second region. An insulation layer(13) is formed on the upper side including the anode electrode and the gate electrode. An active layer(14) is formed on the insulation layer of the gate electrode.
Abstract:
본 발명은 기판; 상기 기판 상에 위치하는 소스/드레인 전극; 상기 소스/드레인 전극과 접하며 표면 거칠기가 1.3nm 이하이며, 산화아연층으로 이루어진 투명 반도체층; 상기 반도체층과 절연되는 게이트 전극; 및 상기 반도체층과 상기 게이트 전극을 절연시키는 게이트절연막을 포함하는 박막 트랜지스터 및 그의 제조방법을 제공한다. 또한, 기판; 상기 기판 상에 위치하는 소스/드레인 전극; 상기 소스/드레인 전극과 접하며 표면 거칠기가 1.3nm 이하인 산화아연층으로 이루어진 투명 반도체층; 상기 반도체층과 절연되는 게이트 전극; 상기 반도체층과 상기 게이트 전극을 절연시키는 게이트절연막을 포함하는 박막 트랜지스터; 및 상기 박막트랜지스터와 전기적 소통을 이루며, 하나 이상의 화소를 구비하는 화소부를 구비하며, 상기 화소부는 상기 소스/드레인 전극과 전기적 소통을 이루는 하나 이상의 전극층을 구비하는 것을 특징으로 하는 평판표시장치를 제공한다. 유기전계발광표시장치, 표면 거칠기
Abstract:
본 발명은 산화물 반도체를 활성층으로 하는 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치에 관한 것으로, 본 발명의 박막 트랜지스터는 기판 상에 형성된 게이트 전극, 게이트 절연막에 의해 게이트 전극과 절연되며 채널 영역, 소스 영역 및 드레인 영역을 포함하는 산화물 반도체층, 그리고 소스 영역 및 드레인 영역과 접촉되는 소스 전극 및 드레인 전극을 포함한다. 산화물 반도체층은 갈륨(Ga)의 농도가 서로 다른 이층 구조의 GaInZnO(GIZO)층으로 형성된다. 하부 GIZO층은 1e+13 내지 1e+18#/㎤ 정도의 케리어 농도를 가지며, 상부 GIZO층은 높은 Ga의 농도에 따른 강건한 구조를 갖는다. 산화물 반도체, GaInZnO(GIZO), 이층 구조, 갈륨(Ga) 농도
Abstract:
PURPOSE: A thin film transistor forming a protective layer is provided to prevent the degradation of the electrical characteristic of the thin film transistor due to the damage of the active layer by forming the protective layer on the top of the active layer into the inorganic oxide. CONSTITUTION: A gate electrode(12) is formed on the substrate(10). An active layer(14) is insulated to the gate electrode by gate insulating layer(13). The active layer is comprised of the compound semiconductor. The compound semiconductor comprises the oxygen. A protective layer(15) is formed in the top of the active layer. A source electrode(16a) and drain electrode(16b) are touched with the active layer. The protective layer is comprised of the oxide. The oxide includes the inorganic material. The inorganic material has the coherence with the oxygen. One or more ion can be doped in the compound semiconductor.
Abstract:
본 발명은 산소를 포함하는 화합물 반도체를 반도체층으로 하는 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치의 제조 방법에 관한 것으로, 절연 기판 상에 게이트 전극을 형성하는 단계, 게이트 전극을 포함하는 상부에 게이트 절연막을 형성하는 단계, 게이트 절연막 상에 산소 이온을 포함하며 채널 영역, 소스 영역 및 드레인 영역을 제공하는 반도체층을 형성하는 단계, 소스 영역 및 드레인 영역의 반도체층과 접촉되는 소스 전극 및 드레인 전극을 형성하는 단계 및 반도체층을 포함하는 상부에 유기물을 코팅하여 보호막을 형성하는 단계를 포함하며, 반도체층의 케리어 농도가 1e+17 내지 1e+18#/㎤ 범위 내에서 유지되도록 하여 안정적인 전기적 특성을 갖도록 한다. 화합물 반도체, 수소 농도, 케리어 농도, 보호막, 비저항
Abstract:
PURPOSE: A thin film transistor, a method of manufacturing the thin film transistor and a flat panel display device having the thin film transistor are provided to prevent electric characteristics from being reduced due to plasma damage while maintaining the electric characteristics of an element. CONSTITUTION: A method of manufacturing a thin film transistor comprises the following steps. A gate electrode(11) is formed on a substrate(10). A gate insulating layer(12) is formed on an upper part including the gate electrode. Ions including In, Ga and Zn are evaporated from a target to form a lower GIZO layer(13b) on the gate insulating layer. An upper GIZO layer(13a) whose Ga concentrations is higher than a lower GIZO layer is formed on the lower GIZO layer. A source electrode and a drain electrode connected to a source area and a drain area are formed.
Abstract:
A thin film transistor, a manufacturing method thereof, and a flat panel display device including the same are provided to improve an electrical property of a device by easily reducing high carrier concentration of an oxide semiconductor layer. A thin film transistor includes a substrate(10), a gate electrode(11), an oxide semiconductor layer(13), a source electrode(14a), and a drain electrode(14b). The gate electrode is formed on the substrate. The oxide semiconductor layer is insulated from the gate electrode by a gate insulation film(12). The oxide semiconductor layer includes a channel region, a source region, and a drain region. The oxide semiconductor layer is an IZO(Indium Zinc Oxide) including Zr. The source electrode and the drain electrode are contacted with the source region and the drain region.
Abstract:
A thin film transistor and flat display apparatus are provided to optimize the thickness of semiconductor and improve the property by forming the semiconductor layer. A thin film transistor comprises a substrate(100), source/drain electrode(150a, 150b), transparent semiconductor layer(110), gate electrode(130), and gate insulation film(120). The source/drain electrode is placed on the substrate. The transparent semiconductor layer contacts with the source/drain electrode. The surface roughness of the transparent semiconductor layer is under 1.3nm. The transparent semiconductor layer is made of zinc oxide layer.
Abstract:
A thin film transistor and a luminescent display device using the same are provided to decrease the contact resistance of the semiconductor layer interface by doping at least one ion into the semiconductor layer consisting of N-type oxide semiconductor. A gate electrode(220) is formed on a substrate(210). A gate isolation layer(230) is formed on the gate electrode. A semiconductor layer(240) consisting of N-type oxide semiconductor is formed on the gate isolation layer. One or more ion selected from the group comprised of the group 1 elements in the domain in which the source/drain electrode is arranged on the semiconductor layer is doped. Source/drain electrodes(250a,250b) are formed on the ion-doped semiconductor layer. The doping concentration of the doped region is 10^16 or 10^21/cm^3. The group 1 elements is comprised of the hydrogen (H), lithium (Li), sodium (Na), the potassium (K), rubidium (Rb), cesium (Cs), or francium(Fr).