유기전계발광 표시 장치 및 그의 제조 방법
    32.
    发明公开
    유기전계발광 표시 장치 및 그의 제조 방법 有权
    有机发光显示装置及其制造方法

    公开(公告)号:KR1020110051478A

    公开(公告)日:2011-05-18

    申请号:KR1020090108081

    申请日:2009-11-10

    Abstract: PURPOSE: An organic electroluminescent display device and a manufacturing method thereof are provided to reduce manufacturing costs by forming an anode electrode, a cathode electrode, a gate electrode, and a bottom electrode on the same plane using one mask. CONSTITUTION: A transparent substrate(10) includes a first region and a second region. An anode electrode(11a) is made of transparent electrode materials on the transparent substrate of the first region. A gate electrode(11b) is made of the transparent electrode materials and an oxide semiconductor on the transparent substrate of the second region. An insulation layer(13) is formed on the upper side including the anode electrode and the gate electrode. An active layer(14) is formed on the insulation layer of the gate electrode.

    Abstract translation: 目的:提供一种有机电致发光显示装置及其制造方法,以通过使用一个掩模在同一平面上形成阳极电极,阴极电极,栅极电极和底部电极来降低制造成本。 构成:透明基板(10)包括第一区域和第二区域。 阳极电极(11a)由第一区域的透明基板上的透明电极材料构成。 栅电极(11b)由第二区域的透明基板上的透明电极材料和氧化物半导体构成。 在包括阳极电极和栅电极的上侧形成绝缘层(13)。 在栅电极的绝缘层上形成有源层(14)。

    박막 트랜지스터 및 그의 제조방법과, 그를 구비하는평판표시장치
    33.
    发明授权
    박막 트랜지스터 및 그의 제조방법과, 그를 구비하는평판표시장치 有权
    薄膜晶体管,薄膜晶体管的制造方法和包括其的平板显示装置

    公开(公告)号:KR100959109B1

    公开(公告)日:2010-05-26

    申请号:KR1020070136751

    申请日:2007-12-24

    CPC classification number: H01L29/7869 H01L27/1225

    Abstract: 본 발명은 기판; 상기 기판 상에 위치하는 소스/드레인 전극; 상기 소스/드레인 전극과 접하며 표면 거칠기가 1.3nm 이하이며, 산화아연층으로 이루어진 투명 반도체층; 상기 반도체층과 절연되는 게이트 전극; 및 상기 반도체층과 상기 게이트 전극을 절연시키는 게이트절연막을 포함하는 박막 트랜지스터 및 그의 제조방법을 제공한다.
    또한, 기판; 상기 기판 상에 위치하는 소스/드레인 전극; 상기 소스/드레인 전극과 접하며 표면 거칠기가 1.3nm 이하인 산화아연층으로 이루어진 투명 반도체층; 상기 반도체층과 절연되는 게이트 전극; 상기 반도체층과 상기 게이트 전극을 절연시키는 게이트절연막을 포함하는 박막 트랜지스터; 및 상기 박막트랜지스터와 전기적 소통을 이루며, 하나 이상의 화소를 구비하는 화소부를 구비하며, 상기 화소부는 상기 소스/드레인 전극과 전기적 소통을 이루는 하나 이상의 전극층을 구비하는 것을 특징으로 하는 평판표시장치를 제공한다.
    유기전계발광표시장치, 표면 거칠기

    박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
    34.
    发明授权
    박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 有权
    薄膜晶体管,其制造方法以及包括该薄膜晶体管的平板显示装置

    公开(公告)号:KR100941855B1

    公开(公告)日:2010-02-12

    申请号:KR1020080031541

    申请日:2008-04-04

    Inventor: 이헌정 정종한

    Abstract: 본 발명은 산화물 반도체를 활성층으로 하는 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치에 관한 것으로, 본 발명의 박막 트랜지스터는 기판 상에 형성된 게이트 전극, 게이트 절연막에 의해 게이트 전극과 절연되며 채널 영역, 소스 영역 및 드레인 영역을 포함하는 산화물 반도체층, 그리고 소스 영역 및 드레인 영역과 접촉되는 소스 전극 및 드레인 전극을 포함한다. 산화물 반도체층은 갈륨(Ga)의 농도가 서로 다른 이층 구조의 GaInZnO(GIZO)층으로 형성된다. 하부 GIZO층은 1e+13 내지 1e+18#/㎤ 정도의 케리어 농도를 가지며, 상부 GIZO층은 높은 Ga의 농도에 따른 강건한 구조를 갖는다.
    산화물 반도체, GaInZnO(GIZO), 이층 구조, 갈륨(Ga) 농도

    Abstract translation: 本发明涉及一种具有薄膜晶体管,其制造方法,以及氧化物半导体作为有源层的薄膜晶体管的平板显示装置,但本发明的晶体管由栅极电极与栅极电极隔离,形成在基板上的栅极绝缘膜 它包括一个源极电极以及与所述沟道区,氧化物半导体层接触的漏电极,以及源极区和包括源区和漏区的漏区。 该氧化物半导体层具有不同的双层结构的GaInZnO(GIZO)层的形成镓的浓度(Ga)的。 下GIZO层具有约1E + 13至1e + 18#/㎤,上GIZO层具有按照高的Ga浓度的健壮结构的载流子浓度。

    박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
    35.
    发明公开
    박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 有权
    薄膜晶体管,制造薄膜晶体管的方法和具有薄膜晶体管的平板显示器件

    公开(公告)号:KR1020100005900A

    公开(公告)日:2010-01-18

    申请号:KR1020080066002

    申请日:2008-07-08

    Abstract: PURPOSE: A thin film transistor forming a protective layer is provided to prevent the degradation of the electrical characteristic of the thin film transistor due to the damage of the active layer by forming the protective layer on the top of the active layer into the inorganic oxide. CONSTITUTION: A gate electrode(12) is formed on the substrate(10). An active layer(14) is insulated to the gate electrode by gate insulating layer(13). The active layer is comprised of the compound semiconductor. The compound semiconductor comprises the oxygen. A protective layer(15) is formed in the top of the active layer. A source electrode(16a) and drain electrode(16b) are touched with the active layer. The protective layer is comprised of the oxide. The oxide includes the inorganic material. The inorganic material has the coherence with the oxygen. One or more ion can be doped in the compound semiconductor.

    Abstract translation: 目的:提供形成保护层的薄膜晶体管,以通过在有源层的顶部形成保护层而形成无机氧化物,以防止由于有源层的损坏导致的薄膜晶体管的电特性的劣化。 构成:在基板(10)上形成栅电极(12)。 有源层(14)通过栅极绝缘层(13)与栅电极绝缘。 有源层由化合物半导体构成。 化合物半导体包括氧气。 在有源层的顶部形成保护层(15)。 源极电极(16a)和漏电极(16b)与有源层接触。 保护层由氧化物构成。 氧化物包括无机材料。 无机材料与氧气具有一致性。 可以在化合物半导体中掺杂一种或多种离子。

    박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
    37.
    发明公开
    박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 有权
    薄膜晶体管,制造薄膜晶体管的方法和具有薄膜晶体管的平板显示器件

    公开(公告)号:KR1020090106051A

    公开(公告)日:2009-10-08

    申请号:KR1020080031541

    申请日:2008-04-04

    Inventor: 이헌정 정종한

    CPC classification number: H01L29/7869 H01L27/1225 H01L29/06 H01L29/78696

    Abstract: PURPOSE: A thin film transistor, a method of manufacturing the thin film transistor and a flat panel display device having the thin film transistor are provided to prevent electric characteristics from being reduced due to plasma damage while maintaining the electric characteristics of an element. CONSTITUTION: A method of manufacturing a thin film transistor comprises the following steps. A gate electrode(11) is formed on a substrate(10). A gate insulating layer(12) is formed on an upper part including the gate electrode. Ions including In, Ga and Zn are evaporated from a target to form a lower GIZO layer(13b) on the gate insulating layer. An upper GIZO layer(13a) whose Ga concentrations is higher than a lower GIZO layer is formed on the lower GIZO layer. A source electrode and a drain electrode connected to a source area and a drain area are formed.

    Abstract translation: 目的:提供薄膜晶体管,制造薄膜晶体管的方法和具有薄膜晶体管的平板显示装置,以防止在维持元件的电特性的同时由于等离子体损伤而导致的电特性降低。 构成:制造薄膜晶体管的方法包括以下步骤。 在基板(10)上形成栅电极(11)。 在包括栅电极的上部形成栅极绝缘层(12)。 包括In,Ga和Zn的离子从目标物蒸发,以在栅极绝缘层上形成下部GIZO层(13b)。 在下部GIZO层上形成Ga浓度高于下部GIZO层的上部GIZO层(13a)。 形成与源极区域和漏极区域连接的源极电极和漏极电极。

    박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
    38.
    发明公开
    박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 有权
    薄膜晶体管,制造薄膜晶体管的方法和具有薄膜晶体管的平板显示器件

    公开(公告)号:KR1020090085738A

    公开(公告)日:2009-08-10

    申请号:KR1020080011492

    申请日:2008-02-05

    CPC classification number: H01L29/7869 H01L27/1225 H01L29/06 H01L29/26

    Abstract: A thin film transistor, a manufacturing method thereof, and a flat panel display device including the same are provided to improve an electrical property of a device by easily reducing high carrier concentration of an oxide semiconductor layer. A thin film transistor includes a substrate(10), a gate electrode(11), an oxide semiconductor layer(13), a source electrode(14a), and a drain electrode(14b). The gate electrode is formed on the substrate. The oxide semiconductor layer is insulated from the gate electrode by a gate insulation film(12). The oxide semiconductor layer includes a channel region, a source region, and a drain region. The oxide semiconductor layer is an IZO(Indium Zinc Oxide) including Zr. The source electrode and the drain electrode are contacted with the source region and the drain region.

    Abstract translation: 提供薄膜晶体管及其制造方法以及包括该薄膜晶体管的平板显示装置,通过容易地降低氧化物半导体层的高载流子浓度来提高器件的电性能。 薄膜晶体管包括基板(10),栅电极(11),氧化物半导体层(13),源电极(14a)和漏电极(14b)。 栅电极形成在基板上。 氧化物半导体层通过栅极绝缘膜(12)与栅电极绝缘。 氧化物半导体层包括沟道区,源极区和漏极区。 氧化物半导体层是包含Zr的IZO(氧化铟锌)。 源电极和漏电极与源极区域和漏极区域接触。

    박막 트랜지스터 및 그의 제조방법과, 그를 구비하는평판표시장치
    39.
    发明公开
    박막 트랜지스터 및 그의 제조방법과, 그를 구비하는평판표시장치 有权
    薄膜晶体管,薄膜晶体管的制造方法和包括其的平板显示器件

    公开(公告)号:KR1020090068939A

    公开(公告)日:2009-06-29

    申请号:KR1020070136751

    申请日:2007-12-24

    CPC classification number: H01L29/7869 H01L27/1225 H01L29/34

    Abstract: A thin film transistor and flat display apparatus are provided to optimize the thickness of semiconductor and improve the property by forming the semiconductor layer. A thin film transistor comprises a substrate(100), source/drain electrode(150a, 150b), transparent semiconductor layer(110), gate electrode(130), and gate insulation film(120). The source/drain electrode is placed on the substrate. The transparent semiconductor layer contacts with the source/drain electrode. The surface roughness of the transparent semiconductor layer is under 1.3nm. The transparent semiconductor layer is made of zinc oxide layer.

    Abstract translation: 提供薄膜晶体管和平面显示装置以优化半导体的厚度并通过形成半导体层来提高其性能。 薄膜晶体管包括基板(100),源极/漏极(150a,150b),透明半导体层(110),栅极电极(130)和栅极绝缘膜(120)。 源极/漏极放置在衬底上。 透明半导体层与源极/漏极接触。 透明半导体层的表面粗糙度低于1.3nm。 透明半导体层由氧化锌层构成。

    박막 트랜지스터 및 이를 이용한 발광표시장치
    40.
    发明公开
    박막 트랜지스터 및 이를 이용한 발광표시장치 失效
    薄膜晶体管和具有薄膜晶体管的发光显示器件

    公开(公告)号:KR1020090021741A

    公开(公告)日:2009-03-04

    申请号:KR1020070086510

    申请日:2007-08-28

    CPC classification number: H01L29/7869 H01L29/78618

    Abstract: A thin film transistor and a luminescent display device using the same are provided to decrease the contact resistance of the semiconductor layer interface by doping at least one ion into the semiconductor layer consisting of N-type oxide semiconductor. A gate electrode(220) is formed on a substrate(210). A gate isolation layer(230) is formed on the gate electrode. A semiconductor layer(240) consisting of N-type oxide semiconductor is formed on the gate isolation layer. One or more ion selected from the group comprised of the group 1 elements in the domain in which the source/drain electrode is arranged on the semiconductor layer is doped. Source/drain electrodes(250a,250b) are formed on the ion-doped semiconductor layer. The doping concentration of the doped region is 10^16 or 10^21/cm^3. The group 1 elements is comprised of the hydrogen (H), lithium (Li), sodium (Na), the potassium (K), rubidium (Rb), cesium (Cs), or francium(Fr).

    Abstract translation: 提供薄膜晶体管和使用其的发光显示装置,以通过将至少一个离子掺杂到由N型氧化物半导体构成的半导体层中来降低半导体层界面的接触电阻。 在基板(210)上形成栅电极(220)。 栅极隔离层(230)形成在栅电极上。 在栅极隔离层上形成由N型氧化物半导体构成的半导体层(240)。 掺杂有源/漏极配置在半导体层的畴中的1族元素的一种以上的离子被掺杂。 源极/漏极(250a,250b)形成在离子掺杂半导体层上。 掺杂区域的掺杂浓度为10 ^ 16或10 ^ 21 / cm ^ 3。 第1族元素由氢(H),锂(Li),钠(Na),钾(K),铷(Rb),铯(Cs)或ium(Fr)组成。

Patent Agency Ranking