公开(公告)号：KR1020110123984A

公开(公告)日：2011-11-16

申请号：KR1020100043503

申请日：2010-05-10

Applicant: 삼성모바일디스플레이주식회사

Inventor： 박동욱 ,  임기주 ,  김기욱 ,  모연곤 ,  양희원

IPC: G09G3/30 ,  H01L51/52 ,  H05B33/12

CPC classification number: G09G3/30 ,  G09G3/3233 ,  G09G5/00 ,  G09G2300/0819 ,  G09G2300/0842 ,  G09G2300/0852 ,  G09G2300/0861 ,  G09G2320/0223 ,  G09G2320/0295 ,  G09G2320/043 ,  G09G2320/048 ,  H01L27/3276 ,  H01L27/3288

Abstract: PURPOSE: A pixel circuit for a flat panel display device and a driving method thereof are provided to easily control a threshold voltage by forming a pixel circuit with the oxide thin film transistor of a dual gate structure. CONSTITUTION: A first gate(G1) is connected to a scan line in a first transistor(T1). A drain(D) is connected to a data line in the first transistor. The second transistor(T2) forms a first gate to be connected to the source(S) of the first transistor. The second transistor forms the drain to be connected to a first supply voltage. A capacitor(C1) is formed to be connected between the first gate and the source of the second transistor.

Abstract translation: 目的：提供一种用于平板显示装置的像素电路及其驱动方法，以通过与双栅结构的氧化物薄膜晶体管形成像素电路来容易地控制阈值电压。 构成：第一栅极（G1）连接到第一晶体管（T1）中的扫描线。 漏极（D）连接到第一晶体管中的数据线。 第二晶体管（T2）形成要连接到第一晶体管的源极（S）的第一栅极。 第二晶体管形成要连接到第一电源电压的漏极。 形成电容器（C1）连接在第二晶体管的第一栅极和源极之间。

公开(公告)号：KR101074813B1

公开(公告)日：2011-10-19

申请号：KR1020100001313

申请日：2010-01-07

Applicant: 삼성모바일디스플레이주식회사

Inventor： 최천기 ,  임기주 ,  양희원

IPC: H01L51/50 ,  H01L29/786

CPC classification number: H01L27/1225 ,  H01L27/3244 ,  H01L51/5253 ,  H01L2227/323

Abstract: 본발명은, 박막트랜지스터의활성층의열화를방지할수 있는유기발광표시장치및 그제조방법을제공한다. 본발명의일실시예에따른유기발광표시장치는, 기판; 기판상에형성되고, 활성층을포함하는박막트랜지스터들; 박막트랜지스터들을덮는평탄화층; 평탄화층상에위치하고, 박막트랜지스터들과전기적으로연결된제1 전극; 및활성층을덮도록평탄화층상에위치한이온차단층;을포함한다.

公开(公告)号：KR100963027B1

公开(公告)日：2010-06-10

申请号：KR1020080062418

申请日：2008-06-30

Applicant: 삼성모바일디스플레이주식회사

Inventor： 정재경 ,  정종한 ,  김민규 ,  안태경 ,  모연곤 ,  양희원

IPC: G02F1/136 ,  H01L29/786

CPC classification number: H01L29/7869 ,  H01L29/4908 ,  H01L29/78696

Abstract: 본 발명은 산화물 반도체를 활성층으로 하는 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치에 관한 것으로, 박막 트랜지스터는 기판 상에 형성된 게이트 전극, 게이트 절연층에 의해 게이트 전극과 절연되며 산화물 반도체로 이루어진 활성층, 활성층과 연결되는 소스 및 드레인 전극, 그리고 활성층의 일면 또는 양면에 형성된 계면 안정화층을 포함하며, 계면 안정화층은 3.0 내지 8.0eV의 밴드갭을 갖는 산화물로 이루어진다. 산화물을 포함하는 계면 안정화층은 게이트 절연층 및 보호층과 동질성을 갖기 때문에 화학적으로 높은 계면 안정성을 유지하며, 활성층과 같거나 활성층보다 큰 밴드갭을 갖기 때문에 물리적으로 전하 트랩핑을 억제시킨다.
산화물 반도체, 활성층, 계면 안정화층, 밴드갭, 전하 트랩핑

Abstract translation: 本发明涉及一种具有薄膜晶体管，其制造方法，以及氧化物半导体的薄膜晶体管作为有源层，薄膜晶体管被从栅电极通过栅极电极绝缘的平板显示装置，形成在基板的氧化物半导体上形成栅绝缘层 包括有源层，源极，和连接到所述有源层的漏极电极，和形成在一侧上的界面稳定层或制成的有源层的两侧上，并且，所述界面稳定层由具有3.0的带隙8.0eV的氧化物形成。 包含氧化物的界面稳定层维持化学上高的界面稳定性，因为它有一个栅绝缘层和所述保护层和所述亲和，抑制物理上相同的电荷俘获由于有源层，或具有比有源层大的带隙。

公开(公告)号：KR100941850B1

公开(公告)日：2010-02-11

申请号：KR1020080031090

申请日：2008-04-03

Applicant: 삼성모바일디스플레이주식회사

Inventor： 정종한 ,  정재경 ,  모연곤 ,  양희원

IPC: G02F1/136 ,  H01L29/786

CPC classification number: H01L29/7869 ,  H01L27/1225

Abstract: 본 발명은 산화물 반도체를 활성층으로 하는 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치에 관한 것으로, 기판 상에 형성된 게이트 전극, 게이트 절연막에 의해 게이트 전극과 절연되며 채널 영역, 소스 영역 및 드레인 영역을 제공하는 산화물 반도체층, 그리고 소스 영역 및 드레인 영역과 접촉되는 소스 전극 및 드레인 전극을 포함하며, 산화물 반도체층이 인듐(In)의 농도가 서로 다른 이층 구조의 GaInZnO(GIZO)층으로 이루어진다. 하부 GIZO층의 In의 농도를 높게 하여 전기적 특성을 향상시키고, 상부 GIZO층의 In의 농도를 낮게 하여 플라즈마 피해로 인한 특성 저하가 최소화되도록 한다.
산화물 반도체, GaInZnO, 이층 구조, 인듐(In) 농도, 이동도

Abstract translation: 本发明是薄膜晶体管，涉及一种具有制造的方法的平板显示装置，以及一个薄膜晶体管，并且通过栅电极，形成在绝缘基板和所述栅极电极沟道区域，源极区域上的栅极绝缘膜，并且以氧化物半导体作为有源层 的氧化物半导体层，以提供一个漏区，并且包括源极电极和与所述源区和漏区接触的漏极电极，所述氧化物半导体层的铟的浓度（上）作为GaInZnO（GIZO）不同的双层结构的层形成 。 下GIZO层的In浓度增加以改善电特性，并且降低上GIZO层的In浓度以最小化由于等离子体损伤导致的特性劣化。

公开(公告)号：KR1020100002503A

公开(公告)日：2010-01-07

申请号：KR1020080062417

申请日：2008-06-30

Applicant: 삼성모바일디스플레이주식회사

Inventor： 김민규 ,  정종한 ,  안태경 ,  정재경 ,  모연곤 ,  박진성 ,  정현중 ,  김광숙 ,  양희원

IPC: G02F1/136 ,  H01L29/786

CPC classification number: H01L29/7869 ,  H01L29/78606 ,  G02F1/1368 ,  H01L27/3262 ,  H01L29/66742

Abstract: PURPOSE: A flat panel display for including a thin film transistor, a manufacturing method thereof and a thin film transistor are provided to physically control the charge trapping and the active layer protected at the same time. CONSTITUTION: A source electrode and a drain electrode are formed on a substrate. A part of an activation layer(13) is overlapped with the source/drain electrode. The active layer is included of the oxide semiconductor. A gate electrode is insulated on a gate insulating layer. An interface stabilization layer(14) is formed in the upper side and lower surface of the active layer.

Abstract translation: 目的：提供一种用于包括薄膜晶体管的平板显示器，其制造方法和薄膜晶体管，以物理地控制同时保护的电荷俘获和有源层。 构成：在基板上形成源电极和漏电极。 活化层（13）的一部分与源/漏电极重叠。 活性层包括氧化物半导体。 栅电极在栅极绝缘层上绝缘。 界面稳定层（14）形成在有源层的上侧和下表面。

公开(公告)号：KR1020090124527A

公开(公告)日：2009-12-03

申请号：KR1020080050802

申请日：2008-05-30

Applicant: 삼성모바일디스플레이주식회사

Inventor： 정종한 ,  김광숙 ,  정재경 ,  양희원 ,  모연곤

IPC: G02F1/136

CPC classification number: H01L29/7869 ,  H01L27/1225 ,  H01L27/3262 ,  H01L29/66969 ,  H01L29/78618

Abstract: PURPOSE: A flat panel display for including a TFT(Thin Film Transistor) for performing an ohmic contact of a metal electrode and an oxide semiconductor layer, and a manufacturing method thereof are provided to form an ohmic contact layer with high carrier concentration by processing the oxide semiconductor layer through a plasma. CONSTITUTION: A gate electrode(14) is formed on a substrate. An oxide semiconductor layer(18a) comprises a channel, a source and a drain region insulated with a gate insulating layer(16). A source and drain electrode are connected to source and drain region. An ohmic contact layer(18b) is allowed in between a source and drain region and source and drain electrode. The ohmic contact layer includes the oxide semiconductor layer with carrier concentration high than source and drain region.

Abstract translation: 目的：提供一种用于包括用于执行金属电极和氧化物半导体层的欧姆接触的TFT（薄膜晶体管）的平板显示器及其制造方法，以通过加工来形成具有高载流子浓度的欧姆接触层 氧化物半导体层。 构成：在基板上形成栅电极（14）。 氧化物半导体层（18a）包括通过栅极绝缘层（16）绝缘的沟道，源极和漏极区域。 源极和漏极连接到源极和漏极区。 欧姆接触层（18b）被允许在源极和漏极区域以及源极和漏极之间。 欧姆接触层包括载流子浓度高于源极和漏极区的氧化物半导体层。

公开(公告)号：KR100889688B1

公开(公告)日：2009-03-19

申请号：KR1020070071150

申请日：2007-07-16

Applicant: 삼성모바일디스플레이주식회사

Inventor： 정종한 ,  정재경 ,  박진성 ,  모연곤 ,  양희원 ,  김민규 ,  안태경 ,  신현수 ,  이헌정

IPC: H01L29/786

CPC classification number: C23C14/086 ,  C23C14/3464 ,  H01L21/02422 ,  H01L21/02554 ,  H01L21/02565 ,  H01L21/02631

Abstract: 본 발명은 산화물 반도체로 이루어진 활성층 제조 방법 및 그를 이용한 박막 트랜지스터의 제조 방법에 관한 것으로, InGaZnO로 이루어진 제 1 타겟으로부터 In, Ga 및 Zn을 포함하는 이온이 증착되어 기판 상에 IGZO층이 형성되도록 하고, InZnO로 이루어진 제 2 타겟으로부터 In을 포함하는 이온이 증착되도록 하여 In의 조성비가 증가되도록 한다. In의 조성비가 종래보다 증가된 산화물 반도체를 활성층으로 이용함으로써 박막 트랜지스터의 이동도 및 슬롭 팩터를 포함하는 전기적 특성이 향상될 수 있다.
산화물 반도체, IGZO, 타겟, 조성비, 이동도

公开(公告)号：KR1020090007921A

公开(公告)日：2009-01-21

申请号：KR1020070071150

申请日：2007-07-16

Applicant: 삼성모바일디스플레이주식회사

Inventor： 정종한 ,  정재경 ,  박진성 ,  모연곤 ,  양희원 ,  김민규 ,  안태경 ,  신현수 ,  이헌정

IPC: H01L29/786

CPC classification number: C23C14/086 ,  C23C14/3464 ,  H01L21/02422 ,  H01L21/02554 ,  H01L21/02565 ,  H01L21/02631 ,  H01L29/7869

Abstract: A semiconductor active layer manufacturing method, a thin film transistor manufacturing method using the same, and a thin film transistor including a semiconductor active layer are provided to use an oxide semiconductor, in which a composition ratio of In is increased, as an active layer, thereby improving electric characteristics including slope factor and mobility of the thin film transistor. A gate electrode is formed on a substrate. A gate insulating layer is formed on the gate electrode. An IGZO layer is formed on the gate insulating layer. The IGZO layer is an active layer providing source and drain regions and a channel region. Source and drain electrodes are formed in order to be contacted with the source and drain regions. At this time, the IGZO layer is formed by depositing ions including Ga and Zn from a first target(22). Ions including In are deposited from a second target(24). A composition ratio of the In of the IGZO layer is about 45 to 80%. The first target is made of InGaZnO. The second target is made of InZnO. First and second bias powers(23,25) are applied to the first target and the second target. The composition ratio of the In is controlled by the size of the second bias power.

Abstract translation: 提供半导体有源层制造方法，使用该半导体活性层的薄膜晶体管制造方法和包括半导体有源层的薄膜晶体管，以使用其中In的组成比增加的氧化物半导体作为有源层， 从而改善包括薄膜晶体管的斜率和迁移率的电特性。 在基板上形成栅电极。 在栅电极上形成栅极绝缘层。 在栅极绝缘层上形成IGZO层。 IGZO层是提供源极和漏极区域以及沟道区域的有源层。 形成源极和漏极以便与源极和漏极区域接触。 此时，通过从第一靶（22）沉积包括Ga和Zn的离子形成IGZO层。 包括In的离子由第二个目标（24）存放。 IGZO层的In的组成比为约45〜80％。 第一个目标是由InGaZnO制成。 第二个目标是由InZnO组成。 第一和第二偏置功率（23,25）被施加到第一目标和第二目标。 In的组成比由第二偏置功率的大小控制。

公开(公告)号：KR101073543B1

公开(公告)日：2011-10-17

申请号：KR1020090083666

申请日：2009-09-04

Applicant: 삼성모바일디스플레이주식회사

Inventor： 최종현 ,  정재경 ,  양희원

IPC: H01L51/50 ,  H01L29/786

CPC classification number: H01L27/1225 ,  H01L27/124 ,  H01L27/3262

Abstract: 본발명은유기발광표시장치에관한것으로서, 본발명의실시예에따른유기발광표시장치는기판본체와, 상기기판본체상에형성된박막트랜지스터, 그리고상기기판본체상에형성된유기발광소자를포함한다. 그리고상기박막트랜지스터는게이트전극과, 상기게이트전극상에절연배치된산화물반도체층, 그리고상기산화물반도체층에각각접촉된소스전극및 드레인전극을포함한다. 그리고상기산화물반도체층과접촉된상기소스전극및 상기드레인전극의일 영역은상기게이트전극으로부터상기기판본체와평행한방향으로기설정된거리만큼이격된다.

公开(公告)号：KR1020110080885A

公开(公告)日：2011-07-13

申请号：KR1020100001313

申请日：2010-01-07

Applicant: 삼성모바일디스플레이주식회사

Inventor： 최천기 ,  임기주 ,  양희원

IPC: H01L51/50 ,  H01L29/786

CPC classification number: H01L27/1225 ,  H01L27/3244 ,  H01L51/5253 ,  H01L2227/323 ,  H01L29/7812 ,  H01L29/78696 ,  H01L2227/32 ,  H01L2227/326

Abstract: PURPOSE: An organic light emitting devices and a method of manufacturing the same are provided to protect a thin film transistor from ion supplied from outside by forming an ion barrier layer covering the thin film transistor. CONSTITUTION: In an organic light emitting devices and a method of manufacturing the same, a thin film transistor(120) is formed on a substrate and includes an active layer(126). A planarization layer covers the thin film transistors. A first electrode(142) is located on the planarization layer(130) and is electrically connected to the thin film transistors. The ion barrier layer is located on the planarization layer in order to cover an active layer.

Abstract translation: 目的：提供有机发光器件及其制造方法，以通过形成覆盖薄膜晶体管的离子阻挡层来保护薄膜晶体管免受从外部提供的离子的影响。 构成：在有机发光器件及其制造方法中，薄膜晶体管（120）形成在衬底上并且包括有源层（126）。 平坦化层覆盖薄膜晶体管。 第一电极（142）位于平坦化层（130）上并与薄膜晶体管电连接。 离子阻挡层位于平坦化层上以覆盖有源层。