웨이퍼 레벨 패키지 및 그 제조 방법
    31.
    发明授权
    웨이퍼 레벨 패키지 및 그 제조 방법 有权
    晶圆级封装及制造方法相同

    公开(公告)号:KR100878933B1

    公开(公告)日:2009-01-19

    申请号:KR1020070063216

    申请日:2007-06-26

    CPC classification number: H01L2224/16225

    Abstract: 본 발명은 빛의 투과를 차단할 수 있는 물질 위에 라벨을 마킹함으로써 라벨 마킹 시 자외선 또는 레이저에 의한 회로패턴의 손상을 방지하여 웨이퍼 레벨 패키지의 특성 및 신뢰성을 향상시킬 수 있는 웨이퍼 레벨 패키지 및 그 제조 방법에 관한 것이다.
    라벨 마킹, SAW, WLP, 에어 캐비티

    웨이퍼 레벨 디바이스 패키징 방법
    32.
    发明授权
    웨이퍼 레벨 디바이스 패키징 방법 有权
    晶圆级封装封装方法

    公开(公告)号:KR100878408B1

    公开(公告)日:2009-01-13

    申请号:KR1020070067253

    申请日:2007-07-04

    Abstract: 본 발명에 따른 웨이퍼 레벨 디바이스 패키징 방법은, 접착제를 매개로 하여 제 1 웨이퍼를 웨이퍼 지지체(Wafer Support Substrate)에 장착하는 단계; 상기 제 1 웨이퍼에 대해 다수의 이격 공간(separation)을 형성하는 단계; 상기 이격 공간을 따라 상기 제 1 웨이퍼의 면에 폐곡선 형태의 상부 실링 패턴(sealing pattern)을 다수 형성하는 단계; 상기 상부 실링 패턴에 대응하는 하부 실링 패턴을 구비하고, 상기 제1 웨이퍼보다 열팽창률이 작은 제 2 웨이퍼를 준비하는 단계; 상기 상부 실링 패턴과 상기 하부 실링 패턴을 매개로 하여 상기 제 1 웨이퍼와 상기 제 2 웨이퍼를 접합하는 단계; 및 각각의 패키지로 분리하기 위해 상기 이격 공간을 거쳐서 설정된 절단선을 따라 상기 제 2 웨이퍼까지 절단하는 단계를 포함한다.
    본 발명에 따른 웨이퍼 레벨 디바이스 패키징 방법에 따라 열처리 과정에서 휘어지는 휨의 발생을 다수의 이격 공간에 의해 방지함으로써, 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼에 대한 스트레스(stress)를 감소시켜 패키징 수율을 향상시킬 수 있다.
    웨이퍼 레벨 디바이스 패키징, 이격 공간(separation), 웨이퍼 지지체(Wafer Support Substrate)

    웨이퍼 레벨 패키지 및 그 제조방법
    33.
    发明授权
    웨이퍼 레벨 패키지 및 그 제조방법 有权
    WAFER LEVEL包装及其制造方法

    公开(公告)号:KR100876107B1

    公开(公告)日:2008-12-26

    申请号:KR1020070082690

    申请日:2007-08-17

    Abstract: The wafer level package and manufacturing method thereof are provided to prevent the fault generated by moisture in the temperature change by opening the image sensor to outside space. The wafer level package comprises the wafer(10), the transparent member(20), and bonding spacers(13,23). The wafer has the via(15) for the image sensor(11) and pad(12) and external connectivity on the upper side. The transparent member is installed on the top of wafer. The bonding spacer is equipped between wafer and transparent member and the transparent member is installed in the predetermined height from the upper side of wafer. The bonding spacer has the pattern of a plurality of dot forms along the upper surface external circumference part of to open the image sensor to outside.

    Abstract translation: 提供晶片级封装及其制造方法,以通过将图像传感器打开到外部空间来防止温度变化中的水分产生的故障。 晶片级封装包括晶片(10),透明构件(20)和结合间隔物(13,23)。 晶片具有用于图像传感器(11)的通孔(15)和衬垫(12)以及上侧的外部连接。 透明构件安装在晶片的顶部。 接合间隔件配置在晶片和透明构件之间,并且透明构件安装在距离晶片的上侧的预定高度。 接合间隔物具有沿着上表面外周部分的多个点状图案,以将图像传感器打开到外部。

    반도체 디바이스 제조방법
    34.
    发明授权
    반도체 디바이스 제조방법 失效
    制造半导体器件的方法

    公开(公告)号:KR100834381B1

    公开(公告)日:2008-06-04

    申请号:KR1020070022037

    申请日:2007-03-06

    CPC classification number: H01L21/306 H01L21/185 H01L21/78

    Abstract: A method for manufacturing a semiconductor device is provided to increase efficiency of a wafer level package by dividing a first wafer. A method for manufacturing a semiconductor device includes: stacking a first wafer on a support layer by interposing an adhesive layer therebetween in order to fix the first wafer to the support layer(S110); grinding the first wafer to a predetermined thickness(S120); forming a passivation layer at a surface of the first wafer so as to protect the surface of the first wafer(S125); and dividing the first wafer in predetermined units using etching or laser so that respective dies are prevented from being moved or rotated on a support body(S130); and forming a predetermined pattern on the first wafer(S140).

    Abstract translation: 提供一种用于制造半导体器件的方法,以通过划分第一晶片来提高晶片级封装的效率。 一种制造半导体器件的方法包括:通过在其间插入粘合剂层将第一晶片堆叠在支撑层上,以将第一晶片固定到支撑层(S110)上; 将第一晶片研磨至预定厚度(S120); 在第一晶片的表面形成钝化层,以保护第一晶片的表面(S125); 并且使用蚀刻或激光以预定单位分割第一晶片,从而防止相应的模具在支撑体上移动或旋转(S130); 以及在所述第一晶片上形成预定图案(S140)。

    공통모드필터
    35.
    发明授权
    공통모드필터 有权
    共模滤波器

    公开(公告)号:KR101740820B1

    公开(公告)日:2017-05-29

    申请号:KR1020150156709

    申请日:2015-11-09

    Inventor: 박승욱 심원철

    Abstract: 본발명은일면에코일이형성되며, 필러를포함하는복수의절연층이적층된코일부; 상기코일부의하부에배치되는제1 커버부; 및상기코일부의상부에배치되는제2 커버부;를포함하고, 상기절연층의적어도일면에는상기절연층사이의밀착력을향상시키는표면개질층을더 포함하는공통모드필터에관한것이다.

    Abstract translation: 根据本发明,提供了一种半导体器件,包括:线圈部分,具有在其一个表面上形成的线圈并且包括多个包括填充物的绝缘层; 第一盖部分,其设置在线圈部分的下部; 第二覆盖部分设置在线圈部分上,共模滤波器还包括在绝缘层的至少一个表面上的表面改性层,以改善绝缘层之间的粘合。

    센싱 패키지 및 이의 제조방법
    36.
    发明公开
    센싱 패키지 및 이의 제조방법 审中-实审
    感应包装及制造方法相同

    公开(公告)号:KR1020170025767A

    公开(公告)日:2017-03-08

    申请号:KR1020150122701

    申请日:2015-08-31

    Abstract: 본발명의일 실시예에따른센싱패키지는이미지센서가탑재되는기판, 상기기판에일면이탑재되는전자부품및 상기전자부품의타면에결합되어, 상기이미지센서를덮게구비되는투명부재를포함할수 있다. 또한, 본발명의다른실시예에따른센싱패키지제조방법은이미지센서를덮도록, 상기이미지센서가탑재된기판에구비되는전자부품상에투명부재를결합시킬수 있다.

    Abstract translation: 提供传感器封装及其制造方法。 传感器封装包括其上安装有图像传感器的基板,安装在基板上的电子部件和耦合到电子部件并覆盖图像传感器的透明部件。

    반도체 패키지 모듈
    37.
    发明公开
    반도체 패키지 모듈 审中-实审
    半导体封装模块

    公开(公告)号:KR1020170006527A

    公开(公告)日:2017-01-18

    申请号:KR1020150097265

    申请日:2015-07-08

    CPC classification number: H01L2224/16225 H01L2924/16152 H01L2924/19105

    Abstract: 본발명의일 실시예에따른반도체패키지모듈은전자부품이탑재되는기판및 상기전자부품을내부에수용한상태로상기기판에장착되도록, 상기전자부품의상부에제공되는지붕부재와, 상기지붕부재의모서리부분에제공되는벽부재를구비하는쉴드캔을포함하며, 상기기판은, 상기벽부재의단부가삽입되어, 상기벽부재의양측면을지지하게형성되는결합홈을구비할수 있다.

    반도체 패키지 모듈 제조장치 및 제조방법
    38.
    发明公开
    반도체 패키지 모듈 제조장치 및 제조방법 审中-实审
    半导体封装模块制造装置及方法

    公开(公告)号:KR1020170002945A

    公开(公告)日:2017-01-09

    申请号:KR1020150092903

    申请日:2015-06-30

    Abstract: 본발명의일 실시예에따른반도체패키지모듈제조장치는하나이상의소자가실장된기판이안착되는하부금형, 상기기판을수용한상태로상기기판의상측에구비되는상부금형, 상기상부금형또는상기하부금형중 적어도하나에구비되며, 상기기판과상기상부금형사이에몰딩부를형성하도록충진재를공급하는몰딩수단및 상기기판과대면하는상기상부금형의내부면에구비되어요철형상을제공하는패턴형성수단을포함할수 있다. 또한, 본발명의다른실시예에따른반도체패키지모듈제조방법은하나이상의소자가실장된기판에충진재를공급후에경화시켜몰딩부를형성하며, 상기몰딩부의경화중에상기몰딩부외부면의표면조도를높이도록요철형상을형성하는것을특징으로할 수있다.

    Abstract translation: 提供一种半导体封装模块的制造装置及半导体封装的制造方法。 用于制造半导体封装模块的装置包括安装在其上的下模,具有安装在其上的至少一个元件的板,设置在板上方的容纳板的状态的上模,设置在至少一个 并且向板和上模之间的成型空间供给填料,以及设置在上模的内表面上的图案形成构件,其在模制部件上提供不均匀图案。

    코일 부품 및 이의 제조 방법
    40.
    发明公开
    코일 부품 및 이의 제조 방법 有权
    线圈组件及其制造方法

    公开(公告)号:KR1020160092290A

    公开(公告)日:2016-08-04

    申请号:KR1020150012734

    申请日:2015-01-27

    Abstract: 본발명은, 자성기판과, 상기자성기판상에구비되고내부에코일도체가형성된절연층, 그리고상기절연층상에구비되고, 상기절연층보다낮은열팽창계수를갖는보강층을포함하는코일부품을제시한다.

    Abstract translation: 本发明提供一种线圈部件,其包括:磁性基板; 绝缘层,其设置在所述磁性基板上且在其内部具有线圈导体; 以及设置在绝缘层上的加强层,其热膨胀系数低于绝缘层的热膨胀系数。 因此,线圈部件在实现高衰减特性的同时提高安装性能,并且不产生翘曲等缺陷。

Patent Agency Ranking