公开(公告)号：KR1020100034564A

公开(公告)日：2010-04-01

申请号：KR1020080093773

申请日：2008-09-24

Applicant: 삼성전자주식회사

Inventor： 김영룡 ,  이종호 ,  윤철중 ,  안은철

IPC: H01L23/12 ,  H01L23/48

CPC classification number: H01L23/49827 ,  H01L21/563 ,  H01L23/3128 ,  H01L23/49531 ,  H01L23/49575 ,  H01L23/49861 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/32014 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48225 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/49175 ,  H01L2224/73203 ,  H01L2224/73207 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06527 ,  H01L2225/1023 ,  H01L2225/1029 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: PURPOSE: A semiconductor package and a manufacturing method thereof laminate package to the stacking structure which chops and is. The package war page phenomenon and form factor are reduced. CONSTITUTION: A first package(100) comprises one or more first semiconductor chip(110). A second package(300) comprises the outer connector and one or more second semiconductor chip. The second package is laminated on the first semiconductor package. It is arranged between the first and the second package and the interposer(200) is connected to the outer connector. The first and the second package are connected electrically. With an intermediation connection pad which is connected to the outer connector and interposer is electrically connected to the second package.

Abstract translation: 目的：一种半导体封装及其制造方法，其将封装层叠到堆叠结构中。 包装战网现象和外形尺寸减小。 构成：第一封装（100）包括一个或多个第一半导体芯片（110）。 第二包装（300）包括外连接器和一个或多个第二半导体芯片。 第二封装层叠在第一半导体封装上。 它布置在第一和第二封装之间，并且插入件（200）连接到外部连接器。 第一和第二封装电连接。 通过连接到外部连接器的中介连接焊盘和插入件电连接到第二封装。

公开(公告)号：KR1020090044636A

公开(公告)日：2009-05-07

申请号：KR1020070110814

申请日：2007-11-01

Applicant: 삼성전자주식회사

Inventor： 김영룡 ,  이종호 ,  오민호

IPC: H01L23/48

CPC classification number: H01L21/561 ,  H01L21/568 ,  H01L23/3114 ,  H01L23/315 ,  H01L23/562 ,  H01L24/16 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/13022 ,  H01L2224/73253 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/15331 ,  H01L2924/1815 ,  H01L2224/05599

Abstract: 본 발명은 반도체 칩 패키지를 제공한다. 본 발명의 실시예들에 따른 상기 반도체 패키지는 반도체 소자가 형성된 반도체 칩의 6면 모두를 하나의 몰딩막으로 덮인다. 상기 몰딩막은 상기 반도체 칩의 배면을 노출하는 적어도 하나의 오프닝을 갖는다.
반도체, 패키지, 몰딩막, 보호

公开(公告)号：KR1020080111328A

公开(公告)日：2008-12-23

申请号：KR1020070059595

申请日：2007-06-18

Applicant: 삼성전자주식회사

Inventor： 김영룡 ,  안은철 ,  이종호 ,  윤철중 ,  오민호 ,  윤태성 ,  유철준

IPC: H01L23/48

CPC classification number: H01L2224/73104

Abstract: A semiconductor package including a semiconductor chip package is provided to improve the electric reliability of a semiconductor chip package by including a molding layer having a meniscus concave. A semiconductor chip package comprises a semiconductor chip(110), a solder ball(112) for a bump and a molding layer(120). The semiconductor chip includes a side including bonding pads, a second side facing the first side and a side. The solder ball for a bump is provided on bonding pads. The molding layer is provided so that each part of the solder balls for bump is exposed with covering the first side. The molding layer between the adjacent solder balls for bumps has a meniscus concave. The solder balls for bump comprise a cross section having a maximum diameter parallel to the first side. Height from the first side to the edge contacting with the solder ball for the bump of the meniscus concave is within 1/7 length of the maximum diameter of the solder ball to a lower part or upper part.

Abstract translation: 提供了包括半导体芯片封装的半导体封装，以通过包括具有弯月面凹陷的模制层来改善半导体芯片封装的电可靠性。 半导体芯片封装包括半导体芯片（110），用于凸块的焊球（112）和模制层（120）。 半导体芯片包括包括接合焊盘的一侧，面向第一侧和第二侧的第二侧。 用于凸块的焊球设置在焊盘上。 提供成型层，使得用于凸起的焊球的每一部分都被覆盖在第一面上。 用于凸起的相邻焊球之间的模制层具有弯月面凹陷。 用于凸块的焊球包括具有与第一侧平行的最大直径的横截面。 与焊球接触的第一侧到边缘的高度，用于弯月面凹陷的凸起的距离在焊球的最大直径与下部或上部的1/7长度内。

公开(公告)号：KR100800478B1

公开(公告)日：2008-02-04

申请号：KR1020060067099

申请日：2006-07-18

Applicant: 삼성전자주식회사

Inventor： 최영신 ,  김영룡 ,  염근대

IPC: H01L23/12

CPC classification number: H01L23/3128 ,  H01L21/565 ,  H01L21/568 ,  H01L23/49811 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L25/03 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2224/16237 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48225 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06568 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/07802 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/0401 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 적층형 반도체 패키지 및 그의 제조방법을 제공한다. 상기 적층형 반도체 패키지는 하부 단위 패키지 및 상부 단위 패키지를 구비한다. 상기 하부 단위 패키지는 기판과 상기 기판의 상면 상에 배치된 반도체 칩을 구비한다. 상기 기판의 상면 상에 범프가 배치되고, 상기 반도체 칩을 덮는 보호층이 배치되되, 상기 보호층은 상기 범프의 일부를 노출시키는 비아홀을 갖는다. 상기 상부 단위 패키지는 상기 보호층 상에 배치되고, 하면 상에 내부 연결 솔더볼을 구비한다. 상기 내부 연결 솔더볼은 상기 비아홀 내에 삽입되어 상기 범프에 접속한다.

公开(公告)号：KR1020080007893A

公开(公告)日：2008-01-23

申请号：KR1020060067099

申请日：2006-07-18

Applicant: 삼성전자주식회사

Inventor： 최영신 ,  김영룡 ,  염근대

IPC: H01L23/12

CPC classification number: H01L23/3128 ,  H01L21/565 ,  H01L21/568 ,  H01L23/49811 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L25/03 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2224/16237 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48225 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06568 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/07802 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/0401 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: A stack type semiconductor package and a method for fabricating the same are provided to obtain reliable connection between stacked unit packages by inserting an internal connection solder ball of an upper unit package into a via hole of a protective layer of a lower unit package. A semiconductor chip(150) is arranged on a substrate(100). A bump(120) is arranged on an upper surface of the substrate. A lower unit package includes a protective layer(170) which is formed to cover a protective layer(170). The protective layer includes a via hole(170a) for exposing a part of the bump. An upper unit package is arranged on the protective layer. An internal connection solder ball(190_2) is formed on the lower surface of the upper unit package. The internal connection solder ball is inserted into the via hole to be connected to the bump.

Abstract translation: 提供堆叠型半导体封装及其制造方法，以通过将上单元封装的内部连接焊球插入到下单元封装的保护层的通孔中来获得层叠单元封装之间的可靠连接。 半导体芯片（150）布置在基板（100）上。 凸起（120）布置在基板的上表面上。 下单元封装包括形成为覆盖保护层（170）的保护层（170）。 保护层包括用于暴露凸块的一部分的通孔（170a）。 上部单元封装布置在保护层上。 内部连接焊球（190_2）形成在上单元封装的下表面上。 内部连接焊球插入到通孔中以连接到凸块。

公开(公告)号：KR102065008B1

公开(公告)日：2020-01-10

申请号：KR1020130115475

申请日：2013-09-27

Applicant: 삼성전자주식회사

Inventor： 장애니 ,  김영룡

IPC: H01L23/12 ,  H01L23/48

公开(公告)号：KR101534680B1

公开(公告)日：2015-07-07

申请号：KR1020090014943

申请日：2009-02-23

Applicant: 삼성전자주식회사

Inventor： 이병우 ,  김영룡 ,  안은철

IPC: H01L23/12 ,  H01L21/60 ,  H01L23/48

CPC classification number: H01L23/16 ,  H01L23/3128 ,  H01L24/05 ,  H01L24/10 ,  H01L24/13 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/91 ,  H01L25/105 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2224/32225 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/48465 ,  H01L2224/73265 ,  H01L2224/8592 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/07802 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/85399 ,  H01L2224/05599

Abstract: 본발명은상부단위패키지및 하부단위패키지를포함하는적층형반도체패키지에있어서, 상기하부단위패키지는기판; 상기기판의상면에배치된반도체칩; 상기반도체칩의상면에정렬된단자패드; 상기단자패드상에형성된돌기부; 상기기판상에형성되고, 상기반도체칩과상기돌기부를덮는보호층; 및상기보호층내에형성되고, 상기돌기부를노출시키는개구부를포함하고, 상기상부단위패키지는기판; 상기기판의하면에구비되는볼 랜드; 및상기볼 랜드상에형성되는솔더볼을포함하며, 상기상부단위패키지의솔더볼은상기하부단위패키지의개구부내에삽입되어상기하부단위패키지의돌기부에접속하는것을특징으로하는적층형반도체패키지에관한것이다. 따라서, 본발명은하부에위치한단위패키지상에별도의범프영역또는솔더볼영역을형성할필요가없어, 고집적화와더불어, 반도체패키지의소형화를구현할수 있는적층형반도체패키지를제공할수 있는효과가있다.

公开(公告)号：KR1020150035199A

公开(公告)日：2015-04-06

申请号：KR1020130115475

申请日：2013-09-27

Applicant: 삼성전자주식회사

Inventor： 장애니 ,  김영룡

IPC: H01L23/12 ,  H01L23/48

CPC classification number: H01L23/3128 ,  H01L23/49811 ,  H01L23/552 ,  H01L24/13 ,  H01L24/16 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/131 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13169 ,  H01L2224/16225 ,  H01L2224/17181 ,  H01L2224/17517 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45124 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45155 ,  H01L2224/45157 ,  H01L2224/45166 ,  H01L2224/45169 ,  H01L2224/45171 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06568 ,  H01L2225/1023 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2225/1076 ,  H01L2225/1094 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/18161 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 하부패키지기판과, 상기하부패키지기판의상면상에실장된하부반도체칩과, 상기하부반도체칩 주변의상기하부패키지기판의상면상에형성된하부솔더볼들과, 상기하부패키지기판의상면상에형성되고, 상기하부솔더볼들을노출시키는비아홀들을갖는하부봉지재를포함하는하부반도체패키지, 상기하부봉지재상에배치되고그 하면상에상부솔더볼들을갖는상부반도체패키지, 상기비아홀들및 상기하부봉지재상에형성되고상기하부반도체패키지와상기상부반도체패키지를전기적으로연결하는접속패드들, 및상기하부패키지기판상의전면에형성되고상기접속패드들과분리된금속층패턴을포함하는적층형반도체패키지가제공된다.

Abstract translation: 提供了一种堆叠型半导体封装。 本发明包括：下封装衬底，安装在下封装衬底的上侧的下半导体芯片，形成在下封装衬底的下侧的下半导体芯片的下侧的焊球，下部 半导体封装，其形成在下封装基板的上侧，并且包括具有通孔以暴露下焊球的下封装材料，上半导体封装，其布置在下封装材料上并且在其上具有焊球 下侧，形成在通孔上的连接焊盘和下部密封材料，并且电连接下部半导体封装和上部半导体封装;以及金属层图案，其形成在下部封装基板的前侧并被分离 从连接垫。

公开(公告)号：KR1020150011707A

公开(公告)日：2015-02-02

申请号：KR1020130086982

申请日：2013-07-23

Applicant: 삼성전자주식회사

Inventor： 장철용 ,  김영룡 ,  장애니

IPC: H01L23/12 ,  H01L23/48

CPC classification number: H01L25/0657 ,  H01L21/4853 ,  H01L21/486 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/481 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/5389 ,  H01L24/13 ,  H01L24/16 ,  H01L24/19 ,  H01L24/27 ,  H01L24/32 ,  H01L24/73 ,  H01L24/82 ,  H01L24/96 ,  H01L25/50 ,  H01L2224/11849 ,  H01L2224/12105 ,  H01L2224/13082 ,  H01L2224/13111 ,  H01L2224/13116 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2224/14155 ,  H01L2224/16058 ,  H01L2224/16235 ,  H01L2224/16237 ,  H01L2224/2746 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/33181 ,  H01L2224/48228 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/81203 ,  H01L2224/81447 ,  H01L2224/81815 ,  H01L2224/8203 ,  H01L2224/92244 ,  H01L2224/96 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06562 ,  H01L2225/06586 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/18162 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2224/83 ,  H01L2224/11 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 본 발명의 기술적 사상은 플립-칩 본딩을 이용한 반도체 패키지와 같이 고속 동작이 가능하면서도, 하나의 칩에 따른 제약을 벗어나 대용량을 충족시킬 수 있는 반도체 패키지 및 그 제조방법을 제공한다. 그 반도체 패키지는 중심 절연층, 상기 중심 절연층 상면에 배치된 상부 배선층, 및 상기 중심 절연층 하면에 배치된 제1 하부 배선층을 구비한 다층 기판; 상기 상부 배선층 상에 배치되고, 상기 상부 배선층과 중심 절연층을 관통하는 관통 범프를 통해 상기 제1 하부 배선층의 매몰된 하부 패드에 연결된 제1 반도체 칩; 및 상기 제1 반도체 칩으로부터 수평 방향으로 돌출되도록 상기 제1 반도체 칩 상에 옵셋 구조로 적층되고, 상부 범프를 통해 상기 상부 배선층의 상부 패드에 연결된 제2 반도체 칩;을 포함한다.

Abstract translation: 本发明的技术思想是提供一种能够高速运行的半导体封装，例如使用倒装芯片接合的半导体封装，并且不受芯片限制而满足大容量及其制造方法。 半导体封装包括：多层基板，包括中心绝缘层，布置在中心绝缘层的顶表面上的上线层和布置在中心绝缘层的下表面上的第一下线层; 第一半导体芯片，其布置在上线层上，并且穿过穿过上线层和中心绝缘层的穿透凸块连接到第一下线层的埋下的下垫; 以及第二半导体芯片，其被堆叠在具有偏移结构的第一半导体芯片上，以在水平方向上从第一半导体芯片突出，并且通过凸块连接到上线层的上焊盘。

公开(公告)号：KR1020130111841A

公开(公告)日：2013-10-11

申请号：KR1020120034044

申请日：2012-04-02

Applicant: 삼성전자주식회사

Inventor： 김영룡 ,  장재권

IPC: H01L21/60

CPC classification number: H01L23/49827 ,  H01L21/768 ,  H01L23/3192 ,  H01L23/49811 ,  H01L23/5226 ,  H01L24/05 ,  H01L24/13 ,  H01L2224/02125 ,  H01L2224/0214 ,  H01L2224/02145 ,  H01L2224/0401 ,  H01L2224/05096 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05567 ,  H01L2224/13021 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/16238 ,  H01L2224/81424 ,  H01L2224/81447 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2224/05552

Abstract: PURPOSE: A semiconductor package is provided to obtain a stable package by forming first circuit patterns which form a line and space shape. CONSTITUTION: A circuit substrate (170) includes a substrate pad (175). A semiconductor chip (100) includes a chip pad (140). A connection pattern electrically connects the circuit substrate and the semiconductor chip. The semiconductor chip comprises a first via. The chip pad includes a first region and a second region.

Abstract translation: 目的：提供半导体封装以通过形成形成线和空间形状的第一电路图案来获得稳定的封装。 构成：电路衬底（170）包括衬底（175）。 半导体芯片（100）包括芯片焊盘（140）。 连接图案电连接电路基板和半导体芯片。 半导体芯片包括第一通孔。 芯片焊盘包括第一区域和第二区域。