公开(公告)号：KR101666645B1

公开(公告)日：2016-10-17

申请号：KR1020100075693

申请日：2010-08-05

Applicant: 삼성전자주식회사

Inventor： 최용순 ,  이준원 ,  최길현 ,  홍은기 ,  김홍근 ,  이하영

IPC: H01L21/762 ,  H01L21/768 ,  H01L21/02 ,  H01L27/105 ,  H01L27/108 ,  H01L27/115

CPC classification number: H01L21/76229 ,  H01L21/02222 ,  H01L21/02271 ,  H01L21/76885 ,  H01L27/105 ,  H01L27/10897 ,  H01L27/11531 ,  H01L27/11548

Abstract: 본발명의기술적사상에의한반도체소자의제조방법은, 반도체기판내에제1 트렌치및 제2 트렌치를형성하고, 상기제1 트렌치내부를완전히채우는제1 절연물을형성하되, 상기제1 절연물은상기제2 트렌치의바닥및 하부측벽을덮고및 상부측벽을노출시키고; 및상기제2 트렌치내부의상기제1 절연물상에제2 절연물을형성하는것을포함할수 있다.

公开(公告)号：KR1020130042304A

公开(公告)日：2013-04-26

申请号：KR1020110106534

申请日：2011-10-18

Applicant: 삼성전자주식회사

Inventor： 김홍근 ,  이승헌 ,  홍은기 ,  강만석 ,  배병주

IPC: H01L21/76 ,  H01L21/316

CPC classification number: H01L21/76229

Abstract: PURPOSE: A method for manufacturing a semiconductor device is provided to reduce the fault of an insulating layer by performing a second thermal process for annealing. CONSTITUTION: A device isolation region(11) is formed in a semiconductor substrate. Each device isolation region has different width. An insulating layer(110) is formed in the device isolation region. A thermal oxide layer(106) is formed between the insulating layer and the semiconductor substrate. A device formation region(12) is arranged in the semiconductor substrate.

Abstract translation: 目的：提供一种用于制造半导体器件的方法，以通过执行用于退火的第二热处理来减少绝缘层的故障。 构成：在半导体衬底中形成器件隔离区（11）。 每个设备隔离区域的宽度不同。 在器件隔离区域中形成绝缘层（110）。 在绝缘层和半导体衬底之间形成热氧化层（106）。 器件形成区域（12）布置在半导体衬底中。

公开(公告)号：KR1020080041046A

公开(公告)日：2008-05-09

申请号：KR1020060109135

申请日：2006-11-06

Applicant: 삼성전자주식회사

Inventor： 최종완 ,  김홍근 ,  최용순 ,  백은경 ,  구주선

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L21/76224

Abstract: A method for forming a pattern of a semiconductor device is provided to avoid a leakage current of a floating gate electrode by generally reducing strong tensile stress working on a floating gate conduction layer pattern. A gate insulation layer and a floating gate conduction layer are formed on a semiconductor substrate(100). The semiconductor substrate, the floating gate conduction layer and the gate insulation layer are etched to form a floating gate conduction layer pattern, a gate insulation layer pattern and a trench(106). A first insulation layer(108) is formed on the resultant structure to fill the trench and cover the floating gate conduction layer pattern. A second insulation layer(110) is formed on the first insulation layer. The first insulation layer is an SOG(spin on glass) layer including a polysilanzane-based material, and the second insulation layer is a layer including compressive stress. The process for forming the first insulation layer can include a soft-bake process and an annealing process that are performed on the first insulation layer.

Abstract translation: 提供了一种用于形成半导体器件的图案的方法，以通过通常降低在浮栅导电层图案上工作的强拉应力来避免浮栅电极的漏电流。 在半导体衬底（100）上形成栅绝缘层和浮栅导电层。 蚀刻半导体衬底，浮置栅极导电层和栅极绝缘层以形成浮置栅极导电层图案，栅极绝缘层图案和沟槽（106）。 在所得结构上形成第一绝缘层（108）以填充沟槽并覆盖浮置栅极导电层图案。 在第一绝缘层上形成第二绝缘层（110）。 第一绝缘层是包含聚硅烷基材料的SOG（旋涂玻璃）层，第二绝缘层是包含压应力的层。 形成第一绝缘层的工艺可以包括在第一绝缘层上执行的软烘烤工艺和退火工艺。

公开(公告)号：KR100816749B1

公开(公告)日：2008-03-27

申请号：KR1020060065531

申请日：2006-07-12

Applicant: 삼성전자주식회사

Inventor： 최종완 ,  구주선 ,  김홍근 ,  최용순 ,  김성태 ,  백은경

IPC: H01L21/76 ,  H01L27/115 ,  H01L21/8247

CPC classification number: H01L21/76229 ,  H01L27/105 ,  H01L27/11531

Abstract: 소자분리막 및 그 형성 방법에서, 기상증착 방식으로 기판의 트렌치의 측면 및 바닥 상에 제1 산화막이 형성되고, SOG 절연막이 스핀 코팅 방식으로 제1 산화막 상에 형성되고, 기계적화학적연마 공정에 의해서 트렌치 밖의 SOG 절연막이 제거되어 SOG 절연막이 평탄화되고, 트렌치 내의 SOG 절연막이 에치백에 의해서 리세스 되고, 기상증착 방식으로 제2 산화막이 제1 산화막 및 SOG 절연막 상에 형성된다.
소자분리막, 비휘발성 메모리, 플래시 메모리, SOG 산화막, HDP 산화막

公开(公告)号：KR1020080017119A

公开(公告)日：2008-02-26

申请号：KR1020060078517

申请日：2006-08-21

Applicant: 삼성전자주식회사

Inventor： 김홍근 ,  안낙준 ,  이재형

IPC: H01L21/22

Abstract: A vertical furnace device is provided to reduce loss of wafers by preventing the deterioration due to breakdown of a wafer. A thermocouple sensor tube(31) is fixed at one side of an inner surface of a single tube(12) by performing a welding process. The thermocouple sensor tube and the single tube are formed with one body. A hole is formed at a lower part of the single tube. The thermocouple sensor tube is protruded through the hole of the single tube to the outside of the single tube. The thermocouple sensor tube is bent and extended from the outside of the single tube to a top part of the inner surface of the single tube. A thermocouple sensor(32) is installed at the bent and extended parts of the thermocouple sensor tube.

Abstract translation: 提供了一种垂直炉装置，以通过防止由于晶片的击穿而导致的劣化来减少晶片的损耗。 通过执行焊接工艺，将热电偶传感器管（31）固定在单个管（12）的内表面的一侧。 热电偶传感器管和单管形成一体。 在单管的下部形成有孔。 热电偶传感器管通过单管的孔突出到单管的外部。 热电偶传感器管从单管的外部弯曲并延伸到单管内表面的顶部。 热电偶传感器（32）安装在热电偶传感器管的弯曲和延伸部分。

公开(公告)号：KR1020080014480A

公开(公告)日：2008-02-14

申请号：KR1020060076266

申请日：2006-08-11

Applicant: 삼성전자주식회사

Inventor： 김홍근 ,  차용원

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L27/2463 ,  H01L21/265 ,  H01L21/28273

Abstract: A method for forming a nonvolatile memory device is provided to reduce a parasitic capacitance between floating gates of adjacent gate lines by forming an air layer between gate lines of the nonvolatile memory device. A method for forming a nonvolatile memory device comprises the steps of: forming gate lines on a first semiconductor substrate(100); forming a first insulating film(140) on a second semiconductor substrate(105); joining the first semiconductor substrate and the second semiconductor substrate for contacting the first insulating film with an upper side of the gate lines; and removing the second semiconductor substrate. The gate lines include word lines(120), ground select lines(110), and string select lines(135). A second insulating film(128) is formed between the ground select lines and the string select lines.

Abstract translation: 提供一种用于形成非易失性存储器件的方法，通过在非易失性存储器件的栅极线之间形成空气层来减小相邻栅极线的浮置栅极之间的寄生电容。 一种用于形成非易失性存储器件的方法包括以下步骤：在第一半导体衬底（100）上形成栅极线; 在第二半导体衬底（105）上形成第一绝缘膜（140）; 接合第一半导体衬底和第二半导体衬底，用于使第一绝缘膜与栅极线的上侧接触; 以及去除所述第二半导体衬底。 栅极线包括字线（120），接地选择线（110）和串选择线（135）。 第二绝缘膜（128）形成在接地选择线和串选择线之间。

公开(公告)号：KR100556527B1

公开(公告)日：2006-03-06

申请号：KR1020040089213

申请日：2004-11-04

Applicant: 삼성전자주식회사

Inventor： 최종완 ,  김홍근 ,  나규태 ,  홍은기

IPC: H01L21/76 ,  H01L21/8247

Abstract: 기생 커패시터를 최소화하기 위한 트렌치 소자 분리막 및 불휘발성 메모리 장치의 제조에서, 트렌치 소자 분리막을 형성하기 위하여 우선 기판에 소자 분리용 트렌치를 형성한다. 상기 소자 분리용 트렌치 내부를 부분적으로 매립하는 제1 절연막을 증착한다. 상기 제1 절연막 상에 제1 절연막과 다른 식각율을 갖는 제2 절연막을 증착한다. 이어서, 상기 제1 및 제2 절연막을 부분적으로 제거하여 중심 부위에 리세스를 갖는 소자 분리막을 형성한다. 상기 리세스에 의해 기생 커패시턴스를 감소시키는 구조의 반도체 장치를 제조할 수 있다.

Abstract translation: 在制造沟槽器件隔离膜和非易失性存储器设备，以最小化寄生电容，以形成用于所述第一基板上的器件隔离沟槽以形成沟槽隔离膜的。 沉积用于部分填充元件隔离沟槽内部的第一绝缘膜。 具有不同于第一绝缘层的蚀刻速率的第二绝缘层被沉积在第一绝缘层上。 然后，部分去除第一绝缘膜和第二绝缘膜，以形成在中央部分具有凹部的元件隔离膜。 可以制造具有通过凹槽减小寄生电容的结构的半导体器件。

公开(公告)号：KR100543459B1

公开(公告)日：2006-01-20

申请号：KR1020030040743

申请日：2003-06-23

Applicant: 삼성전자주식회사

Inventor： 홍은기 ,  구주선 ,  김홍근 ,  나규태

IPC: H01L21/28

Abstract: 자가 정렬 콘택 형성 방법을 제공한다. 이 방법에 따르면 먼저, 반도체 기판 상에 층간절연막을 관통하여, 도전막 패턴의 측벽을 덮는 제 1 스페이서와 상기 층간절연막 하부의 도전부를 노출시키는 콘택홀을 형성한다. 상기 콘택홀에 의해 노출되는 상기 층간절연막의 측벽을 덮는 제 2 스페이서를 형성한다. 자연산화막 제거를 위한 세정 공정을 실시한다. 그리고, 상기 콘택홀을 도전물질로 채운다. 따라서 콘택홀에 의해 노출되는 층간절연막의 측벽만을 덮는 제 2 스페이서를 형성하여 콘택 간의 브릿지 현상을 방지할 수 있으며 콘택의 접촉 저항을 증가를 완화하여 반도체 소자의 신뢰도를 향상시킬 수 있다.
SAC, USG

公开(公告)号：KR1020050056364A

公开(公告)日：2005-06-16

申请号：KR1020030089305

申请日：2003-12-10

Applicant: 삼성전자주식회사

Inventor： 구주선 ,  홍은기 ,  김홍근 ,  나규태

IPC: H01L21/31

CPC classification number: H01L21/02164 ,  H01L21/02175 ,  H01L21/022 ,  H01L21/0228 ,  H01L21/02318 ,  H01L21/316 ,  H01L21/76828 ,  H01L21/76829 ,  H01L21/76837 ,  H01L21/76897

Abstract: Methods of forming an insulating layer in a semiconductor device are provided in which a metal oxide layer is formed on a semiconductor structure that includes a plurality of gap regions thereon. A spin-on-glass layer is formed on the metal oxide layer, and then the semiconductor structure is heated to a temperature of at least about 400° C. The spin-on-glass layer may comprise a siloxane-based material, a silanol-based material or a silazane-based material.

公开(公告)号：KR100434110B1

公开(公告)日：2004-06-04

申请号：KR1020020031421

申请日：2002-06-04

Applicant: 삼성전자주식회사

Inventor： 백은경 ,  박선후 ,  김홍근 ,  윤경중

IPC: H01L21/316

CPC classification number: H01L21/0217 ,  H01L21/02164 ,  H01L21/022 ,  H01L21/02321 ,  H01L21/0234 ,  H01L21/31116 ,  H01L21/3144 ,  H01L21/3145 ,  H01L21/8234

Abstract: A method of manufacturing a semiconductor device includes forming a silicon nitride layer on a semiconductor substrate on which a predetermined pattern is formed. The silicon nitride layer includes a plurality of bonds formed between silicon and nitrogen. A portion of the bonds formed between silicon and nitrogen is broken to form at least one free bonding site on a surface of the silicon nitride layer. A silane compound and a flow fill method are used to form a silicon oxide layer on the silicon nitride layer.

Abstract translation: 一种制造半导体器件的方法包括在形成有预定图案的半导体衬底上形成氮化硅层。 氮化硅层包括在硅和氮之间形成的多个键。 硅和氮之间形成的键的一部分被破坏以在氮化硅层的表面上形成至少一个自由键合位置。 使用硅烷化合物和流动填充方法在氮化硅层上形成氧化硅层。