公开(公告)号：KR1020060098643A

公开(公告)日：2006-09-19

申请号：KR1020050017868

申请日：2005-03-03

Applicant: 삼성전자주식회사

Inventor： 정은애 ,  박기연 ,  정정희 ,  김영선 ,  유차영

IPC: H01L27/04

CPC classification number: H01L28/75 ,  H01L21/02126 ,  H01L21/02164 ,  H01L21/02274 ,  H01L21/0228 ,  H01L28/91

Abstract: 엠아이엠 캐패시터의 형성방법들을 제공한다. 이 방법들은 반도체기판 상에 하부전극을 구비한다. 상기 하부전극 상에 유전막을 형성한다. 상기 유전막 상에 차례로 적층된 도전막 및 텅스텐막의 이중구조로 형성된 상부전극을 형성한다. 이때, 상기 텅스텐막은 물리적 증착(Physical vapor deposition; PＶＤ)방법을 이용하여 형성한다. 상기 텅스텐막 상에 마스크 산화막을 형성한다.
엠아이엠 캐패시터, 상부전극, 텅스텐막, PVD(physical vapor deposition), 마스크 산화막, ALD(atomic layer deposition)

公开(公告)号：KR100615612B1

公开(公告)日：2006-08-25

申请号：KR1020050000996

申请日：2005-01-05

Applicant: 삼성전자주식회사

Inventor： 최재형 ,  김영선 ,  유차영 ,  정정희 ,  정은애 ,  김성태

IPC: H01L27/04 ,  H01L21/8242

Abstract: 금속 질화막을 하부전극으로 채택하는 엠아이엠 캐패시터 제조 방법들을 제공한다. 상기 방법들은 반도체 기판 상에 절연막을 형성하는 것을 구비한다. 상기 절연막 상에 금속 소스 가스 및 질화 가스를 공급하여 금속 질화물을 증착한다. 상기 금속 질화물 상에 질소를 함유하는 플러싱 가스를 공급하여 질화 반응(nitridation) 을 강화시킨다(enhance). 상기 금속 소스 가스 및 상기 질화 가스의 공급과 아울러서 상기 플러싱 가스의 공급을 적어도 1회 번갈아가면서 반복적으로 수행하여 금속 질화막을 형성한다.
질화 플러싱, 몰딩막, 하부 전극, 습식 식각, SFD, CVD

公开(公告)号：KR100604845B1

公开(公告)日：2006-07-26

申请号：KR1020040024888

申请日：2004-04-12

Applicant: 삼성전자주식회사

Inventor： 최재형 ,  정정희 ,  김성태 ,  유차영 ,  김기철 ,  오세훈 ,  최정식

IPC: H01L27/108

CPC classification number: H01L21/31122

Abstract: 본 발명은 반도체 소자의 백 엔드 공정시 발생되는 캐패시터의 누설 전류를 방지할 수 있는 MIM 캐패시터 및 그 제조방법을 개시한다. 개시된 본 발명의 MIM 캐패시터는 제 1 금속 성분을 포함하는 하부 전극을 포함한다. 상기 하부 전극 표면에 제 2 금속 성분, 산소 및 질소를 포함하는 유전막 씨앗층이 형성되어 있고, 상기 씨앗층 상부에 제 2 금속 성분 및 산소를 포함하는 유전막 메인층이 형성되어 있다. 그리고, 상기 유전막의 메인층 상부에 제 3 금속 성분을 포함하는 상부 전극이 형성되어 있다.
씨앗층, 금속 질산화막, TiN, HfON, HfO2

公开(公告)号：KR1020060013278A

公开(公告)日：2006-02-09

申请号：KR1020040062173

申请日：2004-08-06

Applicant: 삼성전자주식회사

Inventor： 박기연 ,  정정희 ,  임재순 ,  정은애 ,  김성태 ,  김영선 ,  유차영

IPC: H01L27/04

CPC classification number: H01L28/91 ,  H01L21/02068 ,  H01L21/32053 ,  H01L21/76862 ,  H01L27/10855

Abstract: 엠아이엠 캐패시터 제조 방법을 제공한다. 상기 엠아이엠 캐패시터 제조 방법은 층간 절연막을 관통하는 콘택 플러그를 형성하는 것을 구비한다. 상기 콘택 플러그 상부면에 타이타늄 실리사이드막을 형성한다. 상기 타이타늄 실리사이드막 형성 후 잔류된 티타늄을 질화 가스를 이용하여 플라즈마 처리한다. 상기 타이타늄 실리사이드막 상부에 잔존하는 자연 산화막 및 질화 처리에 의해 형성된 타이타늄질화막을 세정 공정을 진행하여 제거한다. 상기 세정 공정을 진행한 층간 절연막 상부에 식각 정지막 및 몰딩막을 차례로 형성한다. 상기 몰딩막을 패터닝하여 상기 콘택 플러그 상부의 상기 타이타늄 실리사이드막을 노출시키는 하부전극 콘택홀을 형성한다. 상기 하부전극 콘택홀의 내벽을 덮는 하부 전극을 형성한다. 상기 몰딩막을 제거하고, 상기 하부 전극을 덮는 유전막 및 상부 전극을 차례로 형성한다.
실리사이드, 오믹 콘택층, 습식 식각액, 침투

公开(公告)号：KR100505674B1

公开(公告)日：2005-08-03

申请号：KR1020030012044

申请日：2003-02-26

Applicant: 삼성전자주식회사

Inventor： 이광희 ,  유차영 ,  임한진 ,  김성태 ,  정숙진 ,  김완돈 ,  정정희 ,  이진일

IPC: H01L21/205

CPC classification number: C23C16/18 ,  H01L21/28556 ,  H01L27/10852 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/65

Abstract: 하부층과 밀착성을 확보하면서 단일의 공정에 의하여 루테늄 박막을 제조할 수 있는 루테늄 박막을 제조하는 방법 및 이를 이용한 MIM 캐패시터의 제조방법을 개시한다. 개시된 본 발명은, 비스(이소헵탄-2,4-디오네이트)노보나다인 루테늄을 0.2 내지 1ccm 만큼 공급하고, 산소를 20 내지 60 sccm의 유량으로 공급하고, 330 내지 430℃의 온도 및 0.5 내지 5Torr의 압력하에서 CVD 방식으로 루테늄 박막을 제조한다.

公开(公告)号：KR1020040096359A

公开(公告)日：2004-11-16

申请号：KR1020030029368

申请日：2003-05-09

Applicant: 삼성전자주식회사

Inventor： 오세훈 ,  정정희 ,  최재형 ,  최정식 ,  김성태 ,  유차영

IPC: H01L27/108

CPC classification number: H01L27/10852 ,  C23C16/405 ,  C23C16/56 ,  H01L21/02181 ,  H01L21/0228 ,  H01L21/0234 ,  H01L21/02356 ,  H01L21/31645 ,  H01L27/10817 ,  H01L27/10855 ,  H01L28/91 ,  Y10S438/957

Abstract: PURPOSE: A method for fabricating a capacitor of a semiconductor memory device is provided to improve an electrical characteristic of an MIM capacitor by forming an HfO2 layer and performing a plasma process for the HfO2 layer under the low temperature to form a dielectric layer of the MIM capacitor. CONSTITUTION: A lower electrode(40a) is formed on an upper surface of a semiconductor substrate(10). An HfO2 dielectric layer(50a) is formed on an upper surface of the lower electrode. A plasma process for the HfO2 dielectric layer is performed under the temperature of 250 to 450 degrees centigrade. An upper electrode(60) is formed on an upper surface of the HfO2 dielectric layer.

Abstract translation: 目的：提供一种用于制造半导体存储器件的电容器的方法，以通过在低温下形成HfO 2层并对HfO 2层进行等离子体处理来改善MIM电容器的电特性，以形成MIM的电介质层 电容。 构成：在半导体衬底（10）的上表面上形成下电极（40a）。 在下电极的上表面上形成HfO 2电介质层（50a）。 在250至450摄氏度的温度下进行HfO2介电层的等离子体处理。 上电极（60）形成在HfO 2电介质层的上表面上。

公开(公告)号：KR1020040076709A

公开(公告)日：2004-09-03

申请号：KR1020030012044

申请日：2003-02-26

Applicant: 삼성전자주식회사

Inventor： 이광희 ,  유차영 ,  임한진 ,  김성태 ,  정숙진 ,  김완돈 ,  정정희 ,  이진일

IPC: H01L21/205

CPC classification number: C23C16/18 ,  H01L21/28556 ,  H01L27/10852 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/65

Abstract: PURPOSE: A method for fabricating a ruthenium layer and a method for fabricating a MIM capacitor using the same are provided to form the ruthenium layer by using an organic chemical source having two beta-diketones coupled to ruthenium as a ruthenium source. CONSTITUTION: A semiconductor substrate(100) is formed with a silicon substrate. A MOS transistor or an interlayer dielectric is formed on an upper surface of the semiconductor substrate. A silicon oxide layer is formed on a top end part of the semiconductor substrate. A ruthenium layer(110) is formed on the semiconductor substrate by performing a CVD process using a ruthenium source. In CVD process, the ruthenium layer is formed by supplying an organic chemical source having two beta-diketones coupled to ruthenium and oxygen.

Abstract translation: 目的：提供一种用于制造钌层的方法和使用其制造MIM电容器的方法，以通过使用具有与钌作为钌源耦合的两个β-二酮的有机化学源形成钌层。 构成：半导体衬底（100）形成有硅衬底。 在半导体衬底的上表面上形成MOS晶体管或层间电介质。 在半导体衬底的顶端部分上形成氧化硅层。 通过使用钌源进行CVD处理，在半导体基板上形成钌层（110）。 在CVD工艺中，通过提供具有与钌和氧耦合的两个β-二酮的有机化学源来形成钌层。

公开(公告)号：KR1020040025485A

公开(公告)日：2004-03-24

申请号：KR1020020057463

申请日：2002-09-19

Applicant: 삼성전자주식회사

Inventor： 정정희 ,  이윤정

IPC: H01L27/108

Abstract: PURPOSE: A semiconductor memory device and a method for manufacturing the same are provided to prevent oxidation of a barrier metal film and a capping layer and discolor by forming a cap passivation layer to surround sidewalls of an upper electrode. CONSTITUTION: A semiconductor memory device includes a lower electrode(125), a dielectric film(130) to cover the surface of the lower electrode, an upper electrode(130) formed on the dielectric film, and a capping layer(140) formed on the upper electrode. The memory device further includes a cap passivation layer(155) to surround sidewalls of the upper electrode.

Abstract translation: 目的：提供半导体存储器件及其制造方法，以防止阻挡金属膜和覆盖层的氧化，并通过形成覆盖钝化层以围绕上部电极的侧壁而脱色。 构成：半导体存储器件包括下电极（125），覆盖下电极的表面的电介质膜（130），形成在电介质膜上的上电极（130）和形成在电介质膜 上电极。 存储器件还包括围绕上电极的侧壁的帽钝化层（155）。

公开(公告)号：KR1020030073934A

公开(公告)日：2003-09-19

申请号：KR1020020013720

申请日：2002-03-14

Applicant: 삼성전자주식회사

Inventor： 정정희 ,  김영선 ,  최한메 ,  이윤정

IPC: H01L21/8242

CPC classification number: H01L28/57 ,  H01L21/76802

Abstract: PURPOSE: A method for fabricating a semiconductor device with capacitors is provided to remarkably reduce metal contact resistance by forming a metal contact hole exposing an upper electrode using a high dielectric layer and by using a process for reducing the exposed upper electrode. CONSTITUTION: A lower electrode(87), a dielectric layer(89) and the upper electrode are sequentially stacked on a semiconductor substrate(81) to form a capacitor. An upper interlayer dielectric is formed on the entire surface of the semiconductor substrate having the capacitor. The upper interlayer dielectric is patterned to form a metal contact hole exposing a predetermined region of the upper electrode. The upper electrode exposed by the metal contact hole is reduced to decrease the quantity of oxygen inside the upper electrode.

Abstract translation: 目的：提供一种用于制造具有电容器的半导体器件的方法，通过形成使用高介电层暴露上电极的金属接触孔和通过使用减少暴露的上电极的工艺来显着降低金属接触电阻。 构成：在半导体基板（81）上依次堆叠下电极（87），电介质层（89）和上电极，形成电容器。 在具有电容器的半导体衬底的整个表面上形成上层间电介质。 图案化上层间电介质以形成暴露上电极的预定区域的金属接触孔。 由金属接触孔暴露的上部电极减少，从而减少上部电极内部的氧气量。

公开(公告)号：KR1020030060011A

公开(公告)日：2003-07-12

申请号：KR1020020000607

申请日：2002-01-05

Applicant: 삼성전자주식회사

Inventor： 정정희 ,  김성태 ,  이윤정

IPC: H01B3/30

Abstract: PURPOSE: Provided is a precursor containing a heterocyclic compound, which shows excellent heat stability and vaporization characteristic by preventing the bonding between metal atoms. CONSTITUTION: The precursor is represented by the formula 3, wherein M is a metal and R1 is a cyclic ether. Preferably R1 is a heterocyclic compound having a lone electron pair, and more preferably is 1,3-dioxocane, 1,3-dioxane or (ethoxy)tetrahydro-2H-pyrane. Also the precursor is represented by the formula 7, wherein M is a metal and R2 is an amine. Preferably M is selected from the group consisting of Ba, Sr, Ti, Pb, Zr and Cu. Preferably R2 is a cyclic amine or an amine containing a cyclic group, and more preferably is glutarimide, succinimide, 4-(3-aminopropyl)morpholine or 1-(3-aminopropyl)-2-pyrrolidinone.

Abstract translation: 目的：提供含有杂环化合物的前体，其通过防止金属原子之间的结合显示优异的热稳定性和蒸发特性。 构成：前体由式3表示，其中M是金属，R 1是环状醚。 R1优选为具有单电子对的杂环化合物，更优选为1,3-二氧杂环己烷，1,3-二恶烷或（乙氧基）四氢-2H-吡喃。 此外，前体由式7表示，其中M是金属，R 2是胺。 M优选选自Ba，Sr，Ti，Pb，Zr和Cu。 优选地，R2是环状胺或含有环状基团的胺，更优选戊二酰亚胺，琥珀酰亚胺，4-（3-氨基丙基）吗啉或1-（3-氨基丙基）-2-吡咯烷酮。