-
公开(公告)号：KR1020060069991A
公开(公告)日：2006-06-23
申请号：KR1020040108602
申请日：2004-12-20
Applicant: 삼성전자주식회사
IPC: H01L21/68
CPC classification number: H01L21/68 , H01L21/67259 , H01L21/681 , Y10S414/136
Abstract: 웨이퍼 정렬 방법에서, 함몰부가 형성된 웨이퍼의 에지부에 정삼각형을 이루는 세 점을 잡아 정삼각형의 무게중심을 웨이퍼의 중심점으로 설정한다. 그리고 중심점을 소정의 공정에서 요구되는 기준점에 일치시켜 웨이퍼의 위치를 보상한다. 그 후, 함몰부에 중심점과 가장 근접하게 위치하는 최단점을 설정하고, 최단점과 중심점이 이루는 중심축을 소정의 공정에서 요구되는 기준축에 일치시켜 웨이퍼의 회전각을 보상한다. 따라서, 소정의 공정에서 요구되는 웨이퍼의 위치와 회전각을 효과적으로 보상할 수 있다.
-
公开(公告)号：KR1020060052072A
公开(公告)日：2006-05-19
申请号：KR1020050093791
申请日：2005-10-06
Applicant: 삼성전자주식회사
CPC classification number: H03H9/0542 , H03H9/542 , H03H9/564 , H03H9/566
Abstract: 하나의 트리밍인덕터를 사용하는 필터가 개시된다. 본 필터는, 외부단자와 전기적 연결이 가능한 제1포트, 제2포트, 및, 접지포트가 상부 표면에 형성된 기판, 기판 상에서 제1포트 및 제2포트를 직렬로 연결하는 제1 및 제2 직렬공진기, 기판 상에서 제1포트 및 제1직렬공진기 사이에 형성되는 노드에 연결되는 제1병렬공진기, 기판 상에서 제1 및 제2 직렬공진기 사이에 형성되는 노드에 연결되는 제2병렬공진기, 및, 일측이 제1 및 제2 병렬공진기 각각과 연결되며, 타측이 접지포트에 연결되는 트리밍인덕터를 포함한다. 이에 따라, 소형의 고성능 필터를 구현할 수 있게 된다.
필터, 트리밍 인덕터, FBAR, 직렬공진기, 병렬공진기-
公开(公告)号：KR1020050053993A
公开(公告)日：2005-06-10
申请号：KR1020030087256
申请日：2003-12-03
Applicant: 삼성전자주식회사
Inventor： 김종석
IPC: G11C7/06
Abstract: 저전압에서 동작할 수 있는 센스 앰프 플립 플롭이 개시된다. 센스 앰프 플립 플롭은 프리차징부, 비교부, 및 래치부를 포함한다. 프리차징부는 클락 신호에 응답하여, 제1 및 제2 출력 노드들을 소정의 전압으로 프리차징한다. 비교부는 상대적으로 낮은 입력 신호 및 입력 신호의 반전 신호의 동작 전압들에 의해 인에이블될 수 있고, 클락 신호에 응답하여 입력 신호와 반전 신호의 전압 차이를 비교하여 제1 및 제2 출력 노드들로 각각 출력한다. 래치부는 제1 및 제2 출력 노드들의 전압들을 래치한다. 센스 앰프 플립 플롭은 입력 신호 및 반전 신호가 입력되는 트랜지스터들이 교차 연결된 인버터들의 풀-다운 트랜지스터들에 병렬로 연결됨으로써 상대적으로 낮은 전압의 입력 신호에 의해 동작할 수 있고 빠른 센싱 동작을 수행할 수 있다.
-
公开(公告)号：KR1020050051996A
公开(公告)日：2005-06-02
申请号：KR1020030085687
申请日：2003-11-28
Applicant: 삼성전자주식회사
IPC: H01P1/20
CPC classification number: H03H9/706 , H03H9/0571
Abstract: 컴팩트하며 고성능의 RF 듀플렉서가 개시된다. 본 발명에 의한 RF 듀플렉서는 직병렬로 연결된 복수개의 공진소자를 구비하며, 제1 주파수 대역의 신호를 통과시키는 제1 필터, 직병렬로 연결된 복수개의 공진소자를 구비하며, 제1 주파수 대역과 서로 다른 제2 주파수 대역의 신호를 통과시키는 제2 필터, 제1 및 제2 필터의 병렬 공진소자들과 각각 직렬 연결되며, 기판상에 형성되는 복수개의 인덕터, 기판상에 형성되며, 제1 및 제2 필터에서 신호 간섭을 방지하는 위상 변조기 및 제1 및 제2 필터를 지지하고, 제1 및 제2 필터의 단자들과 기판의 단자들을 전기적으로 연결하기 위해, 기판상의 소정 위치에 형성되는 복수개의 범프(Bump)로 구성되는 지지부를 포함하여 구성된다. 본 발명에 의하면, 튜닝 인덕터를 기판 패드의 범프 주변에 형성함으로써 듀플렉서의 면적을 줄일 수 있을 뿐만아니라, 와이어 본딩 공정이 없기 때문에 보다 안정성이 향상된 RF 듀플렉서를 구현할 수 있다.
-
公开(公告)号：KR100470708B1
公开(公告)日：2005-03-10
申请号：KR1020030032651
申请日：2003-05-22
Applicant: 삼성전자주식회사
IPC: H03H9/15
CPC classification number: H03H9/02133 , H03H3/02 , H03H9/172 , Y10T29/42
Abstract: 금속막의 내부응력을 이용한 박막 벌크 음향 공진기 제조방법 및 그에 의한 공진기가 개시된다. 본 발명에 따른 제조방법은, 반도체기판 상면에 희생층을 적층하는 단계, 신호라인 및 하부전극층 사이의 전기적인 접촉을 위해 소정영역을 제거하는 단계, 희생층 상면에 금속막을 증착하고 패터닝을 수행하여 하부전극층을 형성하는 단계, 하부전극층의 상면에 압전물질을 증착하고 패터닝을 수행하여 압전층을 형성하는 단계, 및 압전층의 상면에 금속막을 증착하고 패터닝을 수행하여 상부전극층을 형성하는 단계를 포함하고, 상부 및 하부전극용 금속막의 증착시에 소정의 상방향 응력이 발생하도록 증착압력 및 증착파워(power) 중 적어도 어느 하나를 조정하는 것을 특징으로 한다. 본 발명에 따르면 지지대 또는 받침대가 필요없으므로 이를 제조하기 위한 공정이 간단하다.
-
Patent Agency Ranking
公开(公告)号：KR1020040100348A
公开(公告)日：2004-12-02
申请号：KR1020030032651
申请日：2003-05-22
Applicant: 삼성전자주식회사
IPC: H03H9/15
CPC classification number: H03H9/02133 , H03H3/02 , H03H9/172 , Y10T29/42
Abstract: PURPOSE: A method for fabricating FBAR by using internal stress of a metal layer without using an additional holder and a resonator fabricated thereby are provided to separate a piezoelectric resonance structure as much as a predetermined height from a substrate by generating the stress to the top direction in a process for depositing a lower electrode layer. CONSTITUTION: A sacrificial layer is stacked on a semiconductor substrate(100). A predetermined region is removed from the semiconductor substrate in order to form an electrical contact between a signal line of the semiconductor substrate and a lower electrode layer(120). A metal layer is deposited on the sacrificial layer. The lower electrode layer is formed by patterning the metal layer. A piezoelectric material is deposited on the lower electrode layer. A piezoelectric layer(130) is formed by patterning the piezoelectric material. A metal layer is deposited on the piezoelectric layer. An upper electrode layer(140) is formed by patterning the metal layer.
Abstract translation: 目的：提供一种通过使用金属层的内部应力而不使用附加的保持器和由此制造的谐振器来制造FBAR的方法，以通过向顶部方向产生应力来从基板分离与基板一样多的预定高度的压电谐振结构 在沉积下电极层的过程中。 构成：牺牲层层叠在半导体衬底（100）上。 为了形成半导体衬底的信号线和下电极层（120）之间的电接触，从半导体衬底去除预定区域。 金属层沉积在牺牲层上。 通过图案化金属层形成下电极层。 压电材料沉积在下电极层上。 通过图案化压电材料形成压电层（130）。 金属层沉积在压电层上。 通过图案化金属层形成上电极层（140）。
-
公开(公告)号：KR1020040090513A
公开(公告)日：2004-10-26
申请号：KR1020030024271
申请日：2003-04-17
Applicant: 삼성전자주식회사
Inventor： 김종석
IPC: H01L21/205
Abstract: PURPOSE: A process gas apparatus of HDP(high density plasma) CVD(chemical vapor deposition) equipment is provided to form an oxide layer of a uniform thickness on a wafer by including a process gas nozzle in a gas ring. CONSTITUTION: A space of a sealing atmosphere is formed by a chamber(10). RF(radio frequency) power is applied to an upper electrode(12) installed in the upper part of the inside of the chamber. A lower electrode(14) to which RF power is applied fixes a wafer that is located in the lower part of the inside of the chamber and confronts the upper electrode. A gas ring(18) is connected to the end of the upper electrode. A plurality of process gas nozzles(30) distribute process gas to the upper surface of the fixed wafer, attached to a side of the gas ring.
Abstract translation: 目的：提供HDP（高密度等离子体）CVD（化学气相沉积）设备的工艺气体设备，通过在气体环中包括工艺气体喷嘴，在晶片上形成均匀厚度的氧化物层。 构成：由室（10）形成密封气氛的空间。 RF（射频）功率被施加到安装在腔室内部的上部的上电极（12）。 施加RF功率的下电极（14）固定位于室的内部的下部的晶片，并且面对上电极。 气体环（18）连接到上电极的端部。 多个处理气体喷嘴（30）将处理气体分配到固定晶片的上表面，附着在气体环的一侧。
-
公开(公告)号：KR100452843B1
公开(公告)日：2004-10-14
申请号：KR1020030011399
申请日：2003-02-24
Applicant: 삼성전자주식회사
IPC: H01L29/84
Abstract: PURPOSE: A method for forming a via hole without an undercut is provided to reduce a thickness of an aluminum layer by preventing generation of an undercut on an interface between a glass wafer and an SOI wafer. CONSTITUTION: A via hole is formed on a first wafer(101). The first wafer having the via hole and a second wafer(102) are adhered to each other. A via hole(104) without an undercut is formed by etching the via hole. In the process for forming the via hole without the undercut, the via hole without the undercut is formed except the first wafer having a thickness of at least 10 to 20 micrometers by performing a dry-etch process using one of a sand blaster, an ion miller, and an RIE(Reactive Ion Etcher).
-
公开(公告)号：KR1020040076462A
公开(公告)日：2004-09-01
申请号：KR1020030011809
申请日：2003-02-25
Applicant: 삼성전자주식회사
IPC: H01L23/053 , H01L23/02
Abstract: PURPOSE: A vacuum mounting method of substrate units is provided to minimize the vacuum diffusion between plural cavities by controlling a vacuum state of a cavity according to a vacuum state of a vacuum chamber. CONSTITUTION: An operation part(105) is formed in substrate units on a wafer. A cavity(121) is formed on an upper portion of the operation part. A power source is connected to the operation part through a through-hole(122). A channel(110) is formed to connect the cavity to the through-hole. The sealing cover is adhered to a wafer. The channel is sealed up by laminating a predetermined material on a bottom part of the through-hole. The channel is formed at one of the wafer and the sealing cover.
Abstract translation: 目的：提供基板单元的真空安装方法，以通过根据真空室的真空状态控制空腔的真空状态来最小化多个空腔之间的真空扩散。 构成：在晶片上的基板单元中形成操作部（105）。 在操作部的上部形成空腔（121）。 电源通过通孔（122）与操作部连接。 形成通道（110）以将空腔连接到通孔。 密封盖粘附到晶片上。 通过在通孔的底部层叠预定的材料来密封通道。 通道形成在晶片和密封盖中的一个上。
-
公开(公告)号：KR1020030054713A
公开(公告)日：2003-07-02
申请号：KR1020010085107
申请日：2001-12-26
Applicant: 삼성전자주식회사
IPC: H01L21/302
Abstract: PURPOSE: A method for planarizing a thick film is provided to form uniformly the flatness of the thick film by simplifying a planarization process. CONSTITUTION: An extra-mold material is coated on a lower layer(21). An extra mold(22) is formed and the lower layer is partially exposed by patterning the extra-mold material coated on the lower layer. A material layer(23) is formed by coating a desired material on the extra mold and the exposed portion of the lower layer. The thickness of the material layer is thicker than the thickness of the extra mold. The material layer is planarized by polishing the material layer formed on the extra-mold. The material layer includes a conductive material. The extra-mold includes a non-conductive material.
Abstract translation: 目的：提供一种平面化厚膜的方法，通过简化平坦化处理来均匀地形成厚膜的平坦度。 构成：外层材料涂覆在下层（21）上。 形成额外的模具（22），并且通过图案化涂覆在下层上的外模材料来部分地暴露下层。 通过在额外的模具和下层的暴露部分上涂覆期望的材料来形成材料层（23）。 材料层的厚度比额外模具的厚度厚。 通过抛光形成在外模上的材料层来平坦化材料层。 材料层包括导电材料。 外模包括非导电材料。
-
-
-
-
-
-
-
-
-
Search Results
168
records
(took 0.027 seconds)
