公开(公告)号：KR101413658B1

公开(公告)日：2014-07-07

申请号：KR1020090038461

申请日：2009-04-30

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 박재철 ,  송이헌 ,  박영수 ,  김창정 ,  김경국 ,  박성호 ,  이성훈 ,  김상욱 ,  김선일 ,  권기원

IPC: H01L29/786

Abstract: 반도체 소자 및 그 제조방법에 관해 개시되어 있다. 개시된 반도체 소자는 p형 산화물 박막트랜지스터 및 n형 산화물 박막트랜지스터를 포함하는 상보성(complementary) 소자일 수 있다. 예컨대, 개시된 반도체 소자는 인버터(inverter), NAND 소자, NOR 소자 등과 같은 논리소자일 수 있다.

公开(公告)号：KR101413657B1

公开(公告)日：2014-07-02

申请号：KR1020080119942

申请日：2008-11-28

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 박재철 ,  송이헌 ,  박영수 ,  권기원 ,  김창정 ,  김경국 ,  박성호 ,  이성훈 ,  김상욱 ,  김선일

IPC: H01L29/786

Abstract: 반도체 소자 및 그 제조방법에 관해 개시되어 있다. 개시된 반도체 소자는 p형 산화물 박막트랜지스터 및 n형 산화물 박막트랜지스터를 포함하는 상보성(complementary) 소자일 수 있다. 예컨대, 개시된 반도체 소자는 인버터(inverter), NAND 소자, NOR 소자 등과 같은 논리소자일 수 있다.

Abstract translation: 公开了一种半导体器件及其制造方法。 所公开的半导体器件可以是包括p型氧化物薄膜晶体管和n型氧化物薄膜晶体管的互补装置。 例如，所公开的半导体器件可以是诸如反相器，NAND器件，NOR器件等的逻辑器件。

公开(公告)号：KR101401504B1

公开(公告)日：2014-06-11

申请号：KR1020120156583

申请日：2012-12-28

Applicant: 성균관대학교산학협력단

Inventor： 권기원 ,  배준한

IPC: H03C7/02 ,  H03L7/093

CPC classification number: H03L7/0898 ,  H03C3/0975 ,  H03L7/093 ,  H03L7/197 ,  H04L7/033

Abstract: The present invention provides a spread-spectrum clock generator. The spread-spectrum clock generator can easily implement the Hershey-kiss modulation which is a non-linear function by combining two linear functions, and provide a modulator which displays the alterations in the current value of the modulation current output from a charge pump to be symmetrical from a time axis in the horizontal direction to increase the EMI attenuation performance and the space efficiency, and reduce the power consumption.

Abstract translation: 本发明提供一种扩频时钟发生器。 扩频时钟发生器可以容易地实现通过组合两个线性函数的非线性函数的赫氏吻合调制，并提供一个调制器，显示从电荷泵输出的调制电流的当前值的变化为 从水平方向的时间轴对称，以增加EMI衰减性能和空间效率，并降低功耗。

公开(公告)号：KR101165547B1

公开(公告)日：2012-07-16

申请号：KR1020100120784

申请日：2010-11-30

Applicant: 성균관대학교산학협력단

Inventor： 전정훈 ,  권기원 ,  진은영

IPC: G11C7/12 ,  G11C5/14 ,  G11C7/10

Abstract: 본 발명에 따른 결정 궤환 등화기 블럭은 입력 신호에서 오프셋을 제거하는 가산기, 가산기와 연결되어 입력 신호에 대한 샘플 신호를 출력하는 샘플러, 샘플러와 연결되어 판정 결과 신호에 따라 샘플러가 출력한 샘플 신호 중 최종 샘플 신호를 선택하는 먹스 및 먹스와 연결된 DFF를 포함하는 등화기 단위블럭인 제1 단위블럭 및 제2 단위블럭을 포함한다. 본 발명의 가산기는 2개의 스위치드 커패시터를 포함하는 것을 특징으로 한다.

公开(公告)号：KR1020120059149A

公开(公告)日：2012-06-08

申请号：KR1020100120784

申请日：2010-11-30

Applicant: 성균관대학교산학협력단

Inventor： 전정훈 ,  권기원 ,  진은영

IPC: G11C7/12 ,  G11C5/14 ,  G11C7/10

CPC classification number: G11C5/14 ,  G11C7/10 ,  G11C7/22 ,  H03K19/0175

Abstract: PURPOSE: A decision feedback equalizer block used in a receiver of a voltage mode driver and a receiver using the same are provided to improve the performance of the receiver by removing a voltage offset without an additional device. CONSTITUTION: An adder(111) removes an offset from an input signal. A sampler(112) is connected to the adder and outputs a sample signal about the input signal. A MUX(113) is connected to the sampler and selects a final sample signal among sample signals outputted from the sampler according to a decision result signal. A first unit block and a second unit block include a DFF(Data Flip-Flop) connected to the MUX.

Abstract translation: 目的：提供在电压模式驱动器的接收器中使用的判决反馈均衡器块和使用其的接收器，以通过在没有附加设备的情况下去除电压偏移来改善接收器的性能。 构成：加法器（111）从输入信号中去除偏移。 采样器（112）连接到加法器并输出关于输入信号的采样信号。 MUX（113）连接到取样器，并根据判定结果信号从取样器输出的样本信号中选择最终采样信号。 第一单元块和第二单元块包括连接到MUX的DFF（数据触发器）。

公开(公告)号：KR101148596B1

公开(公告)日：2012-05-21

申请号：KR1020100129876

申请日：2010-12-17

Applicant: 성균관대학교산학협력단

Inventor： 전정훈 ,  최은지 ,  송정현 ,  권기원 ,  김석

IPC: H04L27/01 ,  H04L25/03

CPC classification number: H04L25/026

Abstract: PURPOSE: A voltage-mode transmission driver using capacitive coupling as an equalizer and a pre-emphasis method in the voltage-mode transmission driver are provided to efficiently perform pre-emphasis by connecting a main tab to a post tap through a capacitor. CONSTITUTION: An original signal tab portion(210) and an inverted tab portion(220) apply signals to a driver portion(100). The original signal tab portion and the inverted tab portion are parallely connected through a capacitor. The original signal tab portion includes a main tab(211) and a post tap(212). A main signal is transmitted to the main tab. The main signal is transmitted to the post tap while being late as much as a reference delay value. A signal having an opposite phase is transmitted to the post tap. The inverted tab portion includes an inverted main tab(221) and an inverted post tap(222). The main signal having an inverted phase is transmitted to the inverted main tab.

Abstract translation: 目的：提供使用电容耦合作为均衡器的电压模式传输驱动器和电压模式传输驱动器中的预加重方法，以通过电容器将主片连接到柱头抽头来有效地执行预加重。 构成：原始信号片部分（210）和倒置片部分（220）将信号施加到驱动器部分（100）。 原信号片部分和倒置片部分通过电容器并联连接。 原始信号标签部分包括主标签（211）和柱式抽头（212）。 主信号被传送到主标签。 主信号被传送到后抽头，而与参考延迟值一样多。 具有相反相位的信号被传送到柱式分接头。 倒置的凸片部分包括倒置的主凸片（221）和倒置的柱塞（222）。 具有反相的主信号被发送到反相主标签。

公开(公告)号：KR101139633B1

公开(公告)日：2012-05-15

申请号：KR1020100075334

申请日：2010-08-04

Applicant: 성균관대학교산학협력단

Inventor： 전정훈 ,  송정현 ,  권기원 ,  전재욱 ,  김석

IPC: G05F1/10 ,  G05F1/14 ,  G05F3/24

CPC classification number: H04L25/0278

Abstract: 본 발명에 따른 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절기는 메인 탭(main tap)의 프리드라이버(pre-driver)에 대한 공급 전압을 조절하는 제1 루프(loop) 회로, 프리앰퍼시스(pre-emphasis) 탭의 프리드라이버에 대한 공급 전압을 조절하는 제2 루프 회로 및 기준 저항(R
unit )을 갖고 드라이버 전체에 대한 공급 전압(V
d )을 결정하는 드라이버 전압 결정부를 포함한다. 이때 제1 루프 회로는 가변 저항, 제1 메인 탭 레플리카 및 제1 연산증폭기(OP-Amp)를 포함하고, 제2 루프 회로는 전압 조절부의 기준 저항(R
unit )과 동일한 값을 갖는 저항, 제2 메인 탭 레플리카, 프리앰퍼시스 탭 레플리카 및 제2 연산증폭기(OP-Amp)를 포함한다.
본 발명은 메인 탭 및 프리앰퍼시스 탭의 웨이트를 조절하여 프리앰퍼시스 기능을 위한 전압조절기 및 이를 이용하는 전압모드 드라이버를 제공한다.

公开(公告)号：KR1020120016976A

公开(公告)日：2012-02-27

申请号：KR1020100079546

申请日：2010-08-17

Applicant: 성균관대학교산학협력단

Inventor： 전정훈 ,  권기원 ,  김석 ,  전재욱

IPC: H03L7/107 ,  H03L7/087

CPC classification number: H03L7/0898 ,  H03L7/093 ,  H03L7/097 ,  H03L7/099 ,  H03L7/107 ,  H03L7/1072

Abstract: PURPOSE: A phase-locked loop which has a dynamic loop bandwidth and an output signal generation method using the dynamic loop bandwidth are provided to generate an output signal synchronized to a reference signal using the dynamic loop bandwidth and the phase-locked loop which has the dynamic loop bandwidth. CONSTITUTION: A phase frequency comparator(21) generates a pulse for synchronizing an output signal to a reference signal. A loop bandwidth controller(22) dynamically controls a loop bandwidth corresponding to the generated pulse. A charge pump(23) dynamically outputs an up/down current according to the controlled loop bandwidth. A voltage controlled oscillator(25) generates an output signal by changing control voltage. A loop filter(24) eliminates noise of the control voltage. A frequency divider(26) generates a feedback signal by dividing a frequency of the output signal with a fixed rate.

Abstract translation: 目的：提供具有动态环路带宽和使用动态环路带宽的输出信号产生方法的锁相环，以产生与参考信号同步的输出信号，并使用动态环路带宽和锁相环 动态环路带宽。 构成：相位频率比较器（21）产生用于使输出信号与参考信号同步的脉冲。 环路带宽控制器（22）动态地控制与产生的脉冲对应的环路带宽。 电荷泵（23）根据受控环路带宽动态输出上/下电流。 压控振荡器（25）通过改变控制电压来产生输出信号。 环路滤波器（24）消除了控制电压的噪声。 分频器26通过以固定速率除去输出信号的频率来产生反馈信号。

公开(公告)号：KR101040004B1

公开(公告)日：2011-06-09

申请号：KR1020090090352

申请日：2009-09-24

Applicant: 성균관대학교산학협력단

Inventor： 권기원 ,  황혜원

IPC: G11C5/14 ,  G11C7/22

Abstract: 본 발명은 복수개의 펌핑 단을 갖는 전하 펌프 회로를 제공한다. 전하 펌프 회로의 각 펌핑 단은 외부로부터 공급되는 제1 클럭 신호 및 상기 제1 클럭 신호에 대해 역 위상을 갖는 제2 클럭 신호에 의해 제어되는 크로스-연결된(cross-coupled) 2개의 인버터부와, 상기 제1 및 제2 클럭 신호의 각 입력단과 상기 인버터부들 사이에 각각 연결된 2개의 펌프 커패시터와, 상기 클럭 신호들이 상기 펌프 커패시터들에 공급되는 일 단에 대향한 타 단에 연결된 전하 리사이클부를 포함한다.
전하 펌프, 전하 재활용

Abstract translation: 本发明提供了一种具有多个泵级的电荷泵电路。 电荷泵电路的每个泵级包括由从外部提供的第一时钟信号控制的两个交叉耦合的反相器单元和具有与第一时钟信号相反相位的第二时钟信号， 两个泵电容器分别连接在第一时钟信号和第二时钟信号的相应输入端子与逆变器单元之间，以及电荷再循环单元连接到与提供给泵电容器的时钟信号的一端相反的泵电容器的另一端 。

公开(公告)号：KR1020100038986A

公开(公告)日：2010-04-15

申请号：KR1020080098170

申请日：2008-10-07

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 송이헌 ,  박재철 ,  권기원 ,  김선일

IPC: H01L27/10 ,  G02F1/13 ,  G02F1/136

CPC classification number: G11C13/00 ,  G11C5/02 ,  G11C13/0023 ,  G11C2213/71 ,  G11C2213/77 ,  H01L27/0688 ,  H01L27/1021 ,  H01L27/1052 ,  H01L27/1225 ,  H01L29/7869

Abstract: PURPOSE: A stack memory device including an oxide thin film transistor is provided to improve integration by minimizing an area of an active circuit unit even through the stacked memory layer increases. CONSTITUTION: A stack memory device includes an active circuit unit(10), a row line(12), and a column line(14). The low line and the column line are electrically connected to the active circuit. A selection transistor is formed on the same plane on the one end of the row line and column line of the memory array.

Abstract translation: 目的：提供包括氧化物薄膜晶体管的堆叠存储器件，以便即使通过堆叠的存储层增加，也可以通过使有源电路单元的面积最小化来提高积分。 构成：堆叠存储器件包括有源电路单元（10），行线（12）和列线（14）。 低线和列线电连接到有源电路。 选择晶体管形成在存储器阵列的行线和列线的一端的同一平面上。