-
-
公开(公告)号：KR101062147B1
公开(公告)日：2011-09-05
申请号：KR1020090047232
申请日：2009-05-29
Applicant: 전자부품연구원
Abstract: PCB를 사용하여, 2.4GHz의 ISM 대역에서 사용되는 W-LAN 모듈의 RF 프론트-엔드(Front-end)인, PAM(Power Amplifier Module) IC, PAM의 특성을 향상시키기 위한 매칭 단(Matching Stage), 수신용 대역 통과 필터(Rx BPF), 발신용 저역 통과 필터(Tx LPF), 및 스위치 IC(또는 DPDT 스위치)를 하나의 모듈로 구현하는 PCB를 사용한 무선 LAN용 프론트 엔드 모듈 및 그 제조 방법이 각각 개시되어 있다. 모듈은 PAM(Power Amplifier Module) IC, 수신용 대역 통과 필터(Rx BPF), 발신용 저역 통과 필터{Tx LPF), 및 스위치 IC를 포함하는 PCB를 사용한 무선 LAN용 프론트 엔드 모듈에 있어서, 상기 스위치 IC, 상기 PAM IC, 및 상기 수신용 대역 필터는 상기 PCB 기판 상의 일 측에 위치하고 그 내부에 부품으로서 임베딩되며, 상기 발신용 저역 필터가 상기 스위치 IC와 상기 PAM IC가 위치한 옆 면에 분포 소자로서 상기 PCB 기판 내에 임베딩되는 것을 특징으로 한다.
무선 LAN, 프론트 엔드 모듈, PCB, 비아 홀-
公开(公告)号：KR101060978B1
公开(公告)日：2011-08-31
申请号：KR1020090078568
申请日：2009-08-25
Applicant: 전자부품연구원
CPC classification number: H01L2224/16225 , H01L2924/19105
Abstract: 본 발명의 능동 및/또는 수동 소자 내장형 기판 제조 방법은 하나 이상의 소자를 내장하는 기판을 제조하는 방법에 관한 것으로서, a) 하부 동박 상에 반경화 상태의 폴리머 층을 형성하는 단계; b) 상기 폴리머 층 상에 캐비티(Cavity)가 형성된 폴리머 코어를 형성시키는 단계; c) 상기 하나 이상의 소자가 장착되는 경우, 상기 하나 이상의 소자의 입출력 단자들이 위치하는 상기 폴리머 층들의 부분들을 제거하는 단계; d) 소자 본딩 툴을 사용하여 상기 하나 이상의 소자를 상기 캐비티 내에 장착하는 단계, 여기서 상기 소자 본딩 툴의 소자를 잡는 상부 툴의 온도는 상기 폴리머의 경화 온도이고, 하부 툴의 온도는 상기 폴리머의 점도가 가장 낮은 경우의 온도(t
L )이며; e) 상기 반경화 상태의 폴리머 층을 경화시키는 단계; f) 상기 하나 이상의 소자들 사이에, 반경화 상태의 폴리머를 충진하고, 그 상부에 상부 동박을 형성하는 단계; g) 단계 f)에 의한 기판을 라미네이트한 후, 상기 상부 동박 및 상기 하부 동박을 제거하는 단계; 및 h) 단계 g)에 동박이 제거된 기판에 비아를 포함하는 회로 패턴을 형성하여 기판을 완성하는 단계를 포함한다.
폴리머, 동박, 라미네이트, 기판, 소자Abstract translation: 目的：提供一种内置有源/无源器件的衬底制造方法，以便即使在器件之间的间隙太窄时也允许容易的聚合物填充来除去额外的树脂填充过程。 构成：主动/被动元件内置衬底制造方法在底部铜膜上形成半硬化状态的聚合物层（102）。 聚合物芯（103）沉积在聚合物层上。 聚合物芯具有其中主动/被动装置（105,107）安装在其中的空腔。
-
公开(公告)号：KR1020110087129A
公开(公告)日：2011-08-02
申请号：KR1020100006617
申请日：2010-01-25
Applicant: 전자부품연구원
IPC: H01L21/60
Abstract: PURPOSE: A through-silicon via manufacturing method is provided to make a thick dielectric film thereby enabling to secure superior insulating property in high frequency environment even if using lossy silicon. CONSTITUTION: A through-silicon via manufacturing method is comprised of following procedures. A hole is drilled in the front surface of a silicon substrate. A polymer film(102) is put on the front surface of the silicon substrate. The polymer film is welded together with the front surface of the silicon substrate using heat and pressure at a vacuum state and inserted into the hole. A metal fills a hole with a smaller diameter which is drilled at the center of the hole filled with the polymer film.
Abstract translation: 目的：提供一种通过硅通孔制造方法制造厚电介质膜，从而即使使用有损硅也能在高频环境中确保优异的绝缘性能。 构成：通过硅通孔制造方法由以下步骤组成。 在硅衬底的前表面上钻一个孔。 聚合物膜（102）放在硅衬底的前表面上。 聚合物膜在真空状态下使用热和压力与硅衬底的前表面焊接在一起并插入孔中。 一个金属填充一个较小直径的孔，该孔在填充有聚合物膜的孔的中心处被钻孔。
-
公开(公告)号：KR1020090124064A
公开(公告)日：2009-12-03
申请号：KR1020080050061
申请日：2008-05-29
Applicant: 전자부품연구원
CPC classification number: H01L2224/04105 , H01L2224/19 , H01L2224/73267 , H01L2924/00012
Abstract: PURPOSE: A substrate with active device chip embedded therein and fabricating method thereof are provided to prevent the damage of chip in the polymer laminate process. CONSTITUTION: The second copper layer(120) is formed at the upper part of the polymer film(100). The first copper layer(110) is formed at the lower part of the polymeric film. A part of the polymer thin layer and the first copper layer is eliminated to form the cavity. The both sides of the first copper layer and the second copper layer are eliminated to expose the polymer film. The active device chip(200) is bonded in the second copper layer exposing inside cavity. Polymer is laminated while protecting the active device chips, and the first copper layer and the second copper layer. The third copper layer(170) is formed at the upper part of the laminated polymer(150).
Abstract translation: 目的：提供一种嵌有有源器件芯片的衬底及其制造方法，以防止聚合物层压工艺中芯片的损坏。 构成：第二铜层（120）形成在聚合物膜（100）的上部。 第一铜层（110）形成在聚合物膜的下部。 聚合物薄层和第一铜层的一部分被消除以形成空腔。 消除第一铜层和第二铜层的两面以露出聚合物膜。 有源器件芯片（200）接合在暴露在腔内的第二铜层中。 聚合物层压，同时保护有源器件芯片，以及第一铜层和第二铜层。 第三铜层（170）形成在层压聚合物（150）的上部。
-
Patent Agency Ranking
公开(公告)号：KR1020090098216A
公开(公告)日：2009-09-17
申请号：KR1020080023454
申请日：2008-03-13
Applicant: 전자부품연구원
CPC classification number: H01L24/82 , H01L2224/04105 , H01L2224/19 , H01L2224/32245 , H01L2224/73267 , H01L2224/8203 , H01L2224/92144 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01078 , H01L2924/01079 , H01L2924/18162 , H01L2224/18 , H01L2924/00012
Abstract: A substrate embedded chip and method of manufacturing the same are provided to reduce the reliability deterioration due to the difference of the coefficient of thermal expansion of chip and metal film. A plurality of penetration holes is formed in the metal film(100) pattern. The chip(200) having input-output terminal(210) is adhered to metal film patterns and is formed in the location corresponding to a plurality of penetration holes. The sealing agent(400) surrounds the chip and is formed at the upper part of the metal film. The pads(511,512,513) are connected to input-output terminals through a plurality of penetration holes. In the sealing agent, a plurality of penetration holes is formed. The sealing agent covers at least a part of heat radiating portion.
Abstract translation: 提供了基板嵌入式芯片及其制造方法，以减少由于芯片和金属膜的热膨胀系数的差异导致的可靠性劣化。 在金属膜（100）图案中形成多个贯通孔。 具有输入输出端子（210）的芯片（200）被粘附到金属膜图案并且形成在与多个穿透孔相对应的位置。 密封剂（400）围绕芯片并形成在金属膜的上部。 焊盘（511,512,513）通过多个贯穿孔连接到输入输出端子。 在密封剂中形成有多个贯通孔。 密封剂覆盖散热部分的至少一部分。
-
公开(公告)号：KR100891370B1
公开(公告)日：2009-04-02
申请号：KR1020070053131
申请日：2007-05-31
Applicant: 전자부품연구원
IPC: H05K3/30 , H05K1/16 , H01L27/108
Abstract: 본 발명은 커패시터 내장형 인쇄회로기판의 제조방법에 관한 것으로서, 지지층 상부에 커패시터를 형성하고, 지지층 상부에 커패시터를 감싸며 절연층을 형성하며, 절연층 상부에 회로 패턴을 형성하고, 커패시터 상부에 절연층 및 회로 패턴을 관통하는 비아홀을 형성한 후, 비아홀 내부에 도전성 물질을 충진하며, 지지층을 제거하여 커패시터를 인쇄회로기판에 내장하는 것을 특징으로 한다.
본 발명에 의하면, 열팽창 계수 차이로 인한 휨 발생을 억제할 수 있고, 커패시터 내장형 인쇄회로기판의 제조 공정 과정에서 평탄한 상태를 유지할 수 있어 핸들링 공정을 원활히 수행할 수 있으며, 그로 인해 종래의 핸들링 공정 수행시 커패시터에 크랙이 발생하는 것을 방지할 수 있고, 층간 얼라인 수행시 얼라인 오차 발생율을 줄일 수 있다.
커패시터, 인쇄회로기판, 빌드업, 솔더 범프, 얼라인-
公开(公告)号：KR100648235B1
公开(公告)日：2006-11-24
申请号：KR1020050122243
申请日：2005-12-13
Applicant: 전자부품연구원
IPC: H05K3/46
Abstract: A method for manufacturing a multilayered PCB(Printed Circuit Board) is provided to reduce manufacturing time by manufacturing the multilayered PCB by using a bulk lamination process. Metal films are formed on both surfaces of plural insulation layers(10), such that plural lamination plates are formed. Through-holes are formed to penetrate the respective lamination plates. A conductive paste is condensed inside the respective through-holes, such that a conductive bump(13) is formed. A circuit pattern(14) is formed by etching the respective lamination plates. Then, the lamination plates are pressed against one another. Coating films are formed at both surfaces of the respective lamination plates between the conductive bump forming process and the circuit pattern forming process.
Abstract translation: 提供一种用于制造多层PCB（印刷电路板）的方法，以通过使用体积层压工艺制造多层PCB来减少制造时间。 在多个绝缘层（10）的两个表面上形成金属膜，从而形成多个层压板。 通孔形成为贯穿各个层压板。 导电膏在相应的通孔内冷凝，从而形成导电凸块（13）。 通过蚀刻各个层压板形成电路图案（14）。 然后，层压板相互压靠。 在导电凸点形成工艺和电路图案形成工艺之间的各个层压板的两个表面上形成涂膜。
-
-
公开(公告)号：KR1020150125272A
公开(公告)日：2015-11-09
申请号：KR1020140052324
申请日：2014-04-30
Applicant: 전자부품연구원
CPC classification number: H01L23/481 , H01L21/76898 , H01L23/49827
Abstract: 본발명은동축관통실리콘비아구조체에관한것이다. 본발명은중심폴(pole)의측벽을둘러싸는캐버티(cavity)가형성되어있는기판, 상기중심폴의측벽과상면에형성되어있는내부도전체, 상기캐버티의측벽과상기캐버티의측벽상부에서외곽으로연장되는기판의일부에형성된외부도전체및 상기내부도전체와상기외부도전체를전기적으로절연시키도록상기캐버티를포함하는영역에형성된충전절연층을포함하여구성된다. 본발명에따르면, 고단차비를갖는실리콘구조를 TSV 코어메탈(core metal)의일부분으로사용함으로써, 고단차비도금공정의어려움을해결하고, 도금시간을단축시켜쉽고빠르게동축관통실리콘비아구조체를제조할수있다.
Abstract translation: 本发明涉及同轴穿透硅通孔结构。 同轴贯通硅通孔结构包括：形成围绕中心极侧壁的空腔的基板; 形成在侧壁上的内导体和中心极的上表面; 外部导体，其形成在所述空腔的侧壁上，并且所述基板的一部分从所述空腔的侧壁的上部向外延伸; 以及填充绝缘层，其形成在包括所述空腔的区域中，以使内部导体和外部导体彼此电绝缘。 根据本发明，由于使用具有高阶梯比的硅结构作为TSV芯金属的一部分，可以解决高阶电镀工艺的难度，并且可以容易地缩短电镀时间， 快速制造同轴穿透硅通孔结构。
-
-
-
-
-
-
-
-
-
Search Results
86
records
(took 0.024 seconds)
