-
公开(公告)号：KR1020070057631A
公开(公告)日：2007-06-07
申请号：KR1020060061386
申请日：2006-06-30
Applicant: 한국전자통신연구원
CPC classification number: H04L43/18 , G06F13/4221 , G06F2213/0026
Abstract: A PCI(Peripheral Component Interconnect) express packet detector including a descrambling function is provided to classify each hierarchical packet on a PCI express protocol, and to distribute the packets on a hierarchical basis, thereby reducing unnecessary use of a buffer. A physical layer packet detector(310) detects physical layer packets from PCI express packets received in parallel in 16 bits through a physical layer serializer/deserializer. A descrambling unit(340) descrambles the PCI express packets. A data link layer packet detector(320) detects data link layer packets from the packets outputted from the descrambling unit(340). A transaction layer packet detector(330) detects transaction layer packets from the packets outputted from the descrambling unit(340).
Abstract translation: 提供了包括解扰功能的PCI（外围部件互连）表示包检测器，以在PCI express协议上对每个分层分组进行分类，并且在分层的基础上分发分组，从而减少缓冲器的不必要的使用。 物理层分组检测器（310）通过物理层串行器/解串器检测以16比特并行接收的PCI express分组的物理层分组。 解扰单元（340）解扰PCI express分组。 数据链路层分组检测器（320）从解扰单元（340）输出的分组中检测数据链路层分组。 事务层分组检测器（330）从从解扰单元（340）输出的分组中检测事务层分组。
-
公开(公告)号：KR100723875B1
公开(公告)日：2007-05-31
申请号：KR1020060033537
申请日：2006-04-13
Applicant: 한국전자통신연구원
Abstract: 본 발명에 의한 동시기동에 적합한 마이크로프로세서 및 상기 마이크로프로세서에서의 리셋 및 프로세서 아이디 제어 방법은 소정의 이진값을 가지는 리셋 아이디와 리셋신호를 입력받아 상기 리셋 아이디를 복호하여 출력하는 디코더; 상기 디코더의 복호결과를 입력으로 하여 적어도 하나 이상의 마이크로 프로세서 아이디 및 직렬연결되는 마이크로 프로세서의 리셋 아이디를 생성하는 프로세서 아이디 생성부; 및 상기 디코더의 복호결과를 기초로 리셋벡터를 선택하는 리셋벡터부;를 포함하는 것을 특징으로 하며, 다중프로세서 시스템을 구성하는 각 마이크로프로세서에 리셋 및 프로세서 아이디를 제어할 수 있는 구성을 가짐으로써, 리셋 신호가 입력되어 초기화를 수행할 때, 다중프로세서 시스템을 구성하는 모든 개별 마이크로프로세서가 고유의 리셋 벡터와 프로세서 아이디를 생성한다. 그 결과 리셋 신호가 해제될 때 모든 마이크로프로세서가 동시에 기동 절차를 수행할 수 있게되며, 다중프로세서 시스템에서의 리셋 절차가 간소화되고 마이크로프로세서의 기동에 필요한 시간과 시스템 설계의 용이성을 제공한다.
리셋 벡터, 리셋 아이디, 프로세서 아이디, 다중프로세서Abstract translation: 复位和在微处理器的控制方法和根据本发明的同时启动所述微处理器的处理器ID接收ID，并复位具有预定的二进制值，解码器和输出复位ID的解码所述复位信号; 处理器ID生成器，用于生成与解码器的解码结果串联连接的微处理器的至少一个微处理器ID和复位ID作为输入; 以及复位矢量单元，用于基于解码器的解码结果来选择复位矢量。多处理器系统的微处理器具有能够控制复位和处理器ID的配置， 当复位信号被输入以执行初始化时，多处理器系统中的每个单独的微处理器产生它自己的复位向量和处理器ID。 其结果是，当复位信号被释放，并且所有的微处理器可以同时执行的启动程序，从而简化了在多处理器系统中的重置程序被提供以便用于微处理器的活化所需的时间和系统设计。
-
公开(公告)号：KR100639967B1
公开(公告)日：2006-11-01
申请号：KR1020040085320
申请日：2004-10-25
Applicant: 한국전자통신연구원
IPC: H04L12/28
Abstract: 본 발명은 DWDM 망을 통해 다수의 사용자로부터 광 경로 설정의 요청 시에 주 경로(primary path)와 보조 경로(backup path)의 반복적인 탐색과 설정으로 송수신 노드간의 트래픽 흐름의 지속성을 보장하여 DWDM 망의 생존성을 보장하는 방법에 관한 것으로 (a)DWDM 망 외부 사용자로부터의 데이터 트래픽 경로 설정 요구에 대해 상기 트래픽의 주 경로를 탐색하여 상기 주 경로가 존재하는 지 판별하는 단계; (b)상기 (a)단계의 판별 결과, 상기 주 경로가 존재하지 않는 경우에는 상기 (a)단계로 회귀하여 또 다른 주 경로를 탐색하며, 존재하는 경우에는 상기 주 경로의 SRLG의 ID를 상기 주 경로가 포함된 링크의 망 자원에 포함시켜 상기 링크의 가중치를 업데이트 하여 상기 주 경로를 확정시키는 단계; 및 (c)상기 주 경로 이외의 여분의 경로를 탐색, 설정하여 상기 여분의 경로를 상기 주 경로의 보조 경로로 설정하는 단계를 포함하여 본 발명의 목적 및 기술적 과제를 달성한다.
-
公开(公告)号：KR1020060066596A
公开(公告)日：2006-06-16
申请号：KR1020050044270
申请日：2005-05-25
Applicant: 한국전자통신연구원
IPC: G06F13/368 , G06F15/16
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 데이터 고속 입출력을 위한 데이터 입출력 가속 장치 및 그 운용 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 iSCSI 처리 과정에서 iSCSI의 읽기 및 쓰기 명령 수행시, 부하가 큰 부분에 대해서 각각 전용 하드웨어를 사용하여 부하를 분산시킴으로써, 성능을 개선하고 데이터 처리과정에서의 데이터 이동경로를 최적화하여 성능을 향상시키기 위한, 데이터 고속 입출력을 위한 데이터 입출력 가속 장치 및 그 운용 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 데이터 고속 입출력을 위한 데이터 입출력 가속 장치에 있어서, 메인보드와의 PCI(Peripheral Component Interconnect) 버스 연결을 담당하는 PCI 브리지 기능 및 메모리 제어를 수행하기 위한 제어수단; 상기 제어수단의 제어하에, 입/출력 데이터를 저장하고, 암호/복호 처리수단에서 암호/복호화된 데이터를 저장하기 위한 데이터 저장수단; 외부 네트워크와의 연결을 담당하고 TCP 체크썸 및 스캐터/개더(Scatter/Gather) 전송을 지원하며, TCP/IP(Transmission Control Protocol/Internet Protocol) 스택의 일부를 오프로딩하여 로컬 중앙처리장치의 부하를 경감시키기 위한 네트워크 제어수단; 상기 입/출력 데이터에 대한 읽기/쓰기 명령에 따라, 암호/복호 과정을 수행하기 위한 상기 암호/복호 처리수단; 및 디스크와의 입/출력 처리를 수행하기 위한 디스크 제어수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 데이터 입출력 가속 장치 등에 이용됨.
iSCSI, 네트워크 컨트롤러, 암호/복호, I/O 프로세서, 읽기, 쓰기-
公开(公告)号：KR1020060065999A
公开(公告)日：2006-06-15
申请号：KR1020040104636
申请日：2004-12-11
Applicant: 한국전자통신연구원
IPC: H04L12/28
Abstract: 본 발명은 DWDM(Dense Wavelength Division Multiplexing) 멀티캐스트 네트워크에서 멀티캐스트 서비스 요청에 따른 멀티캐스트 라우팅 경로 설정시 광신호 분할 및 파장 변환 능력을 모두 갖고 있는 VS(Virtual Source) 노드간 경로의 효율적인 이용을 위해 광 경로 사이의 간섭을 최소화하고 대역폭을 보장하는 광네트워크에서의 멀티캐스트 라우팅 방법에 관한 것이다.
이를 위한 본 발명은, a) 가상 소스(VS; Virtual Source) 노드 별로 독립된 트리를 구성하는 단계; b) 상기 VS 마다 VS와 VS 노드간의 최소 경로 구간을 가지는 3개의 경로를 각각 계산하는 단계; c) 상기 경로 구간 별로 FF(First Fit) 방식에 의해 파장을 할당하는 단계; d) 트리 생성 요구시 b)단계에서 계산된 VS 노드간의 경로에 대해 가중치값(v)을 결정하는 단계; e) 상기 각 경로에 대해 구간 가중치(R
S (i)) 값을 계산하는 단계; f) 상기 가중치 값이 가장 작은 경로를 선택하여 트리를 구성하고 할당된 파장을 업데이트하는 단계;를 포함하는 것을 특징으로 한다.-
Patent Agency Ranking
公开(公告)号：KR100404940B1
公开(公告)日：2003-11-10
申请号：KR1019990033585
申请日：1999-08-16
Applicant: 한국전자통신연구원
IPC: G06F9/44
Abstract: PURPOSE: A graphic user interface unit for constructing an integrated protocol development environment using a formal methods is provided to apply the unit to the development of the protocol related to data communication, by integrating the Object Geode, a specification unit tool for a detailed user request, with a verifier and a suitableness test generator. CONSTITUTION: An X client(1) is comprised of the menus of a file(2), a specification(3), a verification(5), a conformance-test(6) and a help(7). When the file menu(2) is selected, the operations for opening a file, closing the file and terminating the integrated environment are performed via the communication with an X server. If the specification menu(3) is selected, an edited window and a simulated result is displayed on a screen. A result is output onto the screen in response to an intermediate model converter when a menu(4) for converting a specification panel is selected. The test menu(6) enables the communication with a test generator, and then outputs the result of the communication on the screen.
Abstract translation: 目的：提供一种图形用户接口单元，用于使用形式方法构建集成协议开发环境，以将该单元应用于与数据通信相关的协议的开发，其中通过集成对象Geode（用于详细用户请求的指定单元工具） ，有一个验证器和一个合适的测试生成器。 构成：X客户端（1）由文件（2），规范（3），验证（5），一致性测试（6）和帮助（7）的菜单组成。 当选择文件菜单（2）时，通过与X服务器的通信来执行打开文件，关闭文件和终止集成环境的操作。 如果选择规格菜单（3），则在屏幕上显示编辑的窗口和模拟结果。 当选择用于转换指定面板的菜单（4）时，响应于中间模型转换器将结果输出到屏幕上。 测试菜单（6）启用与测试发生器的通信，然后在屏幕上输出通信结果。
-
公开(公告)号：KR100401062B1
公开(公告)日：2003-10-10
申请号：KR1020010070948
申请日：2001-11-15
Applicant: 한국전자통신연구원
IPC: H04L12/00
Abstract: PURPOSE: A device of transmitting, receiving high speed data of an InfiniBand system is provided to be applied to a physical layer of the InfiniBand system expected to be used as a connection network in a high performance clustering computer system, thereby quickly and efficiently transceiving high-capacity data. CONSTITUTION: A transmitter(120) multiplexes symbols requested by a link layer(400) and symbols for physical layer controlling, and converts an 8-bit stream into a 10-bit stream. A training state machine(170) controls a training sequence performed in a physical layer. A receiver(130) is composed of a control symbol controller finding out pure data only, a WA(Word Aligner)(150) controlling skews between lanes, an LIC(Lane Identifier Controller)(160) catching a position of a reversed lane by automatically recognizing the lane, and a 10b/8b decoder converting a 10-bit stream into an 8-bit stream. A serial converter(140) converts a word into a bit stream, transmits the bit stream to a cable, or converts a bit stream received from a differential serial transceiver into a byte stream. An error controller(180) supplies an error monitoring signal to a link layer(400), when an abnormal bit stream is received or the training sequence is reversed, or an error is generated during lane skew control.
Abstract translation: 目的：提供一种传输，接收InfiniBand系统的高速数据的设备，以将其应用于InfiniBand系统的物理层，该系统预计将用作高性能群集计算机系统中的连接网络，从而快速且高效地收发高 - 容量数据。 构成：发射机（120）多路复用由链路层（400）请求的符号和用于物理层控制的符号，并将8位流转换成10位流。 训练状态机（170）控制在物理层中执行的训练序列。 接收器（130）由仅发现纯数据的控制符号控制器，控制通道之间的偏斜的WA（字对准器）（150），通过以下方式获得的反向通道的位置的LIC（通道标识符控制器） 自动识别通道，以及一个将10位数据流转换成8位数据流的10b / 8b解码器。 串行转换器（140）将字转换成比特流，将比特流发送到电缆，或者将从差分串行收发器接收的比特流转换成字节流。 当接收到异常比特流或反转训练序列时，或者在通道偏移控制期间产生错误时，错误控制器（180）向链路层（400）提供错误监视信号。
-
公开(公告)号：KR100301702B1
公开(公告)日：2001-10-29
申请号：KR1019980052957
申请日：1998-12-03
Applicant: 한국전자통신연구원
IPC: G06F15/16
Abstract: 본 발명은 병렬컴퓨터시스템에 관한 것으로서, 특히 CC-NUMA(Cache Coherent - Non Uniform Memory Access) 컴퓨터시스템에서 사용 가능한 단일 어드레스 맵을 구현하기 위한 장치 및 방법에 관한 것이다.
이러한 본 발명은, 상기 프로세싱 노드는 하나의 마스터 프로세서와, 다수의 슬래이브 프로세서, 프로세서 버스, 메모리 및 어드레스 맵 구현장치를 포함하며, 상기 어드레스 맵 구현장치는, 상기 프로세싱 노드의 어드레스 범위를 지정하는 메모리 맵 레지스터와, 상기 어드레스를 메모리 자원의 특징에 맞는 어드레스로 변환하는 메모리 맵 분석기, 상기 프로세싱 노드에 부여된 고유의 노드 식별자를 저장하는 노드 번호 레지스터, 상기 프로세싱 노드의 마스터/슬래이브 노드 여부를 저장하는 마스터/슬래이브 레지스터, 상기 프로세싱 노드의 단일 메모리 맵의 진행 상태를 표시하는 노드 구성 레지스터, 상기 프로세싱 노드가 포함된 전체 시스템의 단일 어드레스 맵을 저장하는 노드 어드레스 변환테이블, 및 상기 상호연결망과 프로세싱 노드간의 � ��보를 교환할 수 있도록 하는 상호연결망 인터페이스를 포함하는 병렬컴퓨터시스템의 단일 어드레스 맵 구현장치를 제공한다.-
公开(公告)号：KR1020010076610A
公开(公告)日：2001-08-16
申请号：KR1020000003861
申请日：2000-01-27
Applicant: 한국전자통신연구원
IPC: H04L29/06
Abstract: PURPOSE: A method for proofing protocol at a real time by using an area model checking provided to reduce the cost for developing an information communication protocol system by performing a real time proofing process and a suitability test process. CONSTITUTION: A request for protocol is specified to a time automata model(1). It is determined at a real time whether the specified time automata model(1) is accorded with the request. In the specification state, the characteristic of the protocol is described by applying formal logic and time logic. In the determination state, modal mu-calculus(8) is used. The modal mu-calculus(8) identifies the true and false of the value for proofing by a fixed time calculating method.
Abstract translation: 目的：通过使用提供的区域模型检查来实时校验协议的方法，以通过执行实时打样过程和适用性测试过程来降低开发信息通信协议系统的成本。 规定：向时间自动机模型（1）指定协议请求。 实时确定指定的时间自动机模型（1）是否符合请求。 在规范状态下，通过应用形式逻辑和时间逻辑来描述协议的特性。 在确定状态下，使用模态微积分（8）。 模态微积分（8）通过固定时间计算方法识别校正值的真假。
-
公开(公告)号：KR1019990051717A
公开(公告)日：1999-07-05
申请号：KR1019970071085
申请日：1997-12-19
Applicant: 한국전자통신연구원
IPC: G06F15/16
Abstract: 본 발명은 여러 개의 패킷들로 이루어진 데이터 메시지를 송신할 때 상호 연결망의 경로 설정 방식을 근원지에서 제어하여 메시지의 전송 시간을 단축할 수 있는 병렬처리 컴퓨터의 데이터 메시지의 송 수신 시간 단축 방법에 관한 것이다.
본 발명은 종래의 데이터 메시지 전송 방식에서 전송 시간이 길어지는 단점을 보완하고자 헤더 패킷과 데이터 패킷들을 무적응 경로 방식을 사용하여 송신을 시작한다. 그 후, 응답 패킷이 도착하면 나머지 데이터 패킷들을 적응 경로 방식으로 송신한다. 메시지 전송 초기에 무적응 경로 방식을 사용하면, 헤더 패킷은 가장 먼저 수신 노드에 도착할 수 있다. 따라서 헤더 패킷이 데이터 패킷보다 먼저 도착하도록 응답 패킷을 기다릴 필요가 없으므로, 메시지 전송 시간을 줄일 수 있는 방법을 제안한다.
-
-
-
-
-
-
-
-
-
Search Results
247
records
(took 0.029 seconds)
