-
公开(公告)号：KR1020030056570A
公开(公告)日：2003-07-04
申请号：KR1020010086832
申请日：2001-12-28
Applicant: 한국전자통신연구원
IPC: H01L27/102 , B82Y40/00
CPC classification number: H01L51/0504 , B82Y10/00 , H01L51/0048
Abstract: PURPOSE: A semiconductor device using a single carbon nano tube and a method for manufacturing the same are provided to be capable of improving the degree of integration and operating speed by forming an N-type single carbon nano tube at the predetermined portion of a P-type single carbon nano tube using an implanting process after exposing the predetermined portion of the P-type single carbon nano tube. CONSTITUTION: An emitter(101a) made of a P-type carbon nano tube, a collector(101b) made of the P-type carbon nano tube, and a base(102) made of an N-type carbon nano tube are formed at the upper portion of a substrate. An emitter and collector electrode(202,203) are formed at the emitter and collector, respectively. A base electrode(201) is formed at the base.
Abstract translation: 目的：提供一种使用单个碳纳米管的半导体器件及其制造方法，其能够通过在P-型碳纳米管的预定部分形成N型单碳纳米管来提高集成度和操作速度， 在暴露P型单碳纳米管的预定部分之后使用注入工艺的单碳纳米管。 构成：由P型碳纳米管构成的发射体（101a），由P型碳纳米管构成的集电体（101b）和由N型碳纳米管构成的基体（102）形成在 衬底的上部。 在发射极和集电极处分别形成发射极和集电极（202,203）。 在基部形成有基极201。
-
公开(公告)号：KR100289066B1
公开(公告)日：2001-11-26
申请号：KR1019970069566
申请日：1997-12-17
Applicant: 한국전자통신연구원
IPC: H01J17/48
Abstract: PURPOSE: A method for manufacturing a conical FED using a conductive thin film deposition process is provided to be stably operated in a low voltage and enable a low temperature process. CONSTITUTION: First, a cathode electrode(22) is formed on an insulating substrate(21). Then, an insulating layer(23) is formed on the cathode electrode, and then a circular mask pattern is formed on a predetermined region of the insulating layer. Next, a conical insulating layer is formed on the cathode electrode by etching the insulating layer exposed using the mask pattern as an etching mask. Then, the mask pattern is removed and the conical insulating layer is etched to form a pointed tip. Finally, a thin film(25) having high heat resistance and low work function is deposited on the conical insulating layer and the cathode electrode.
-
公开(公告)号：KR100287060B1
公开(公告)日：2001-10-24
申请号：KR1019970062890
申请日：1997-11-25
Applicant: 한국전자통신연구원
IPC: H01J1/30
Abstract: PURPOSE: A method for manufacturing a FED is provided to apply the effective electric field due to a gate electrode by causing a gate to be closed to an emitter while reducing leakage current through matching an end of an emitter tip to a gate electrode and increasing the height to width ratio of a tip. CONSTITUTION: First, a first insulating layer(42) and a gate electrode(43) are sequentially formed on a selected region of a Si-substrate(41), and then a gate insulating layer(45) having an inclined groove being filled with material for forming an emitter tip is formed. Then, the level of the groove is controlled by depositing a second insulating layer(46) so that the bottom of the groove can be matched to the gate electrode. Next, an emitter tip(48) is formed on the second insulating layer, a total structure is capsized, and the emitter tip is bonded to a glass substrate(49). Then, the emitter tip is exposed by sequentially removing the Si-substrate and the first insulating layer and then etching portions of the gate insulating layer and second insulating layer.
-
公开(公告)号：KR1020010010348A
公开(公告)日：2001-02-05
申请号：KR1019990029172
申请日：1999-07-19
Applicant: 한국전자통신연구원
Abstract: PURPOSE: A resonant tunneling transistor having carbon nano tubes as source/drain is provided to allow a switching operation at room temperature. CONSTITUTION: A resonant tunneling transistor includes the first carbon nano tube(1) acting as a source, the second carbon nano tube(2) acting as a drain, a C60 molecule(4) forming an electron overlap region, and an insulative metal compound(3) connecting the first and the second carbon nano tubes(1,2) to the C60 molecule(4), respectively, and acting as a tunneling barrier to electron. The first carbon nano tube(1) is shorter in length than the second carbon nano tube(2), and thereby a switching operation can be possible. In addition, the carbon nano tubes(1,2) have no need of doping, and further, have a nanometer size in all directions as well as an electron flow direction. Moreover, since one-directional tunneling is made in a molecule level, a switching operation at room temperature can be possible.
Abstract translation: 目的：提供具有碳纳米管作为源极/漏极的谐振隧穿晶体管，以允许在室温下的开关操作。 构成：谐振隧道晶体管包括用作源的第一碳纳米管（1），用作漏极的第二碳纳米管（2），形成电子重叠区的C60分子（4）和绝缘金属化合物 （3）分别将第一和第二碳纳米管（1,2）连接到C60分子（4），并且作为电子的隧道势垒。 第一碳纳米管（1）的长度比第二碳纳米管（2）短，从而可以进行切换操作。 此外，碳纳米管（1,2）不需要掺杂，并且还具有在所有方向上的纳米尺寸以及电子流动方向。 此外，由于在分子水平上进行单向隧穿，因此在室温下的切换操作是可能的。
-
公开(公告)号：KR100258174B1
公开(公告)日：2000-06-01
申请号：KR1019970053135
申请日：1997-10-16
Applicant: 한국전자통신연구원
IPC: H01J1/30
Abstract: PURPOSE: A field emission display having stable electron emission characteristic and manufacturing method thereof is provided to improve stability and uniformity of electron emission characteristic by adapting resistor, coating film and control thin film transistor on the cathode tip in field emission display. CONSTITUTION: A silicon thin film(210) is formed on the top of insulated substrate(20). Cathode electrode(211) is formed at the selected area of silicon thin film(210). Cylindrical insulator(212) is formed at the selected area of cathode electrode. Conical cathode(213) is formed at the top of insulator. Thin coating film is formed at the surface of cathode. The first gate is insulated electrically by above cathode electrode(211) and the first gate insulation film and is apart in a designated distance from above cathode(213). Drain(222) is formed to be connected electrically with cathode electrode at silicon thin film. Source(223) is formed at silicon thin film leaving above drain(222) and channel(221) between an interval. The second gate is formed to be insulated electrically by above channel(221) and the second gate insulation film.
Abstract translation: 目的：提供具有稳定的电子发射特性的场发射显示器及其制造方法，以通过在场发射显示器中使阴极尖端上的电阻器，涂膜和控制薄膜晶体管适配来改善电子发射特性的稳定性和均匀性。 构成：在绝缘基板（20）的顶部上形成硅薄膜（210）。 阴极电极（211）形成在硅薄膜（210）的选定区域。 在阴极的选定区域形成圆柱形绝缘体（212）。 锥形阴极（213）形成在绝缘体的顶部。 在阴极表面形成薄膜。 第一栅极由上述阴极电极（211）和第一栅极绝缘膜电绝缘，并且与阴极（213）之间的指定距离分开。 漏极（222）形成为在硅薄膜处与阴极电连接。 源极（223）形成在硅薄膜上，在间隔之间留下漏极（222）和沟道（221）。 第二栅极形成为通过上述沟道（221）和第二栅极绝缘膜电绝缘。
-
Patent Agency Ranking
公开(公告)号：KR100233853B1
公开(公告)日：1999-12-01
申请号：KR1019960056398
申请日：1996-11-22
Applicant: 한국전자통신연구원
IPC: H01J1/30
Abstract: 본 발명은 전자원 장치(electron source device)에 관한 것으로, 절연성 기판 위에 기둥이 있는 원추형의 캐소드(cathode)를 가지며, 기둥 부분은 도핑되지 않은(undoped) 실리콘으로 구성되고, 원추 부분은 전체 또는 일부가 도핑된 실리콘으로 구성되어 있고, 600℃이하의 반도체 공정으로 제조될 수 있기 때문에 대면적 및 저가격의 유리를 기판으로 사용할 수 있고, 또한 제조 생산성을 크게 증대시킬 수 있는 전계방출 소자의 구조 및 제조 방법이 제시된다.
-
公开(公告)号：KR1019990050436A
公开(公告)日：1999-07-05
申请号：KR1019970069555
申请日：1997-12-17
Applicant: 한국전자통신연구원
IPC: H01J1/30
Abstract: 본 발명은 전계 방출 소자 (Field Emitter Device)를 위한 팁 제작에 관한 것으로, 팁의 기둥부분을 전류제한을 위한 저항층으로 사용하려고 할 때, 저항의 크기를 자유롭게 조절할 수 있는 방법에 관한 것이다. 실리콘이나 비정질 실리콘 혹은 폴리 실리콘 등으로 팁을 만드는 과정에서 첫번째 단계에서 등방성 식각을 하여 팁의 모양을 형성하고, LTO(Low Temperature Oxide)나 기타 측벽증착특성이 우수한 방법으로 측벽(side-wall)의 두께를 자유롭게 조절, 다음 단계에서 비등방성 식각을 하여 기둥부분의 반지름을 조절할 수 있다. 이러한 방법은 기둥부분의 높이와 반지름을 측벽 산화막의 두께와 식각시간으로 자유롭게 조절할 수 있어서 원하는 저항값을 쉽게 조절할 수 있다. 이는 전계 방출 소자의 방출 전류를 안정화시키는 데 유용한 기술이 될 것이다.
-
公开(公告)号：KR1019990032166A
公开(公告)日：1999-05-06
申请号：KR1019970053135
申请日：1997-10-16
Applicant: 한국전자통신연구원
IPC: H01J1/30
Abstract: 본 발명은 저항체와 제어 트랜지스터 그리고 내열성이 크고 일함수가 낮은 박막을 캐소드 팁 상에 코팅하여 구성함으로서, 전자 방출을 크게 증대 시키고 전자 방출이 열화되는 단점을 억제할 수 있어서 안정한 전자 방출 특성을 갖게 하는 전계 방출 소자 및 그 제조 방법에 관한 것이다.
종래 전계 방출 소자는 기판으로 반드시 실리콘 웨이퍼만을 사용하여야 하기 때문에 대면적의 전자원 장치를 제조할 수 없을 뿐만 아니라 제조 비용이 과다하고, 다수의 캐소드중 하나만이라도 게이트와 전기적으로 단락되면 전자 방출이 제대로 되지 않으며, 또한 전자 방출의 열화 등의 문제점을 지녔다. 그래서 본 발명은 절연성 기판 상에 실리콘 전계 방출 캐소드, 캐소드 팁 상에 고 내열성 및 저 일함수의 코팅막, 캐소드 아래의 저항체 및 박막 트랜지스터로 구성함으로서, 상기 박막 트랜지스터의 게이트 및 소오스에 인가되는 전압을 조정하여 상기 전계 방출 소자의 방출 특성을 쉽게 제어할 수 있도록 하였다.
따라서 본 발명은 전계 방출 특성의 제어 및 안정화에 용이하고, 균일성 제고 및 소자 파손의 억제 등의 효과를 크게 기대할 수 있으며, 대면적 및 저가격의 유리 등을 전계 방출 소자의 기판으로 사용할 수 있어 제조 생산성도 크게 증대시킬 수 있는 전계 방출 소자를 제시한다.-
公开(公告)号：KR1019990016198A
公开(公告)日：1999-03-05
申请号：KR1019970038669
申请日：1997-08-13
Applicant: 한국전자통신연구원
IPC: H01J1/30
Abstract: 본 발명은 전계방출소자에 전자를 방출시킬수 있는 실리콘 에미터 팁 혹은 금속 에미터 팁을 저온에서 실리사이드 공정을 사용하여 뾰족하게 형성시키는 방법을 제공하는 것으로, 에미터 팁을 뾰족하게하여 전계방출이 용이하며, 종래의 제조방법보다 저온에서 팁을 뾰족하게 할 수 있을 뿐 아니라, 균일성과 대칭성이 높게되며, 유리판 위에 에미터 팁을 형성할 수 있다. 또한, 본 발명을 사용하면 제작한 어레이를 유리판 위에서 진공패키징을 바로 할 수 있을 뿐 아니라, 저가격으로 대면적의 평판 디스플레이를 만들 수 있다.
-
公开(公告)号：KR1019990016197A
公开(公告)日：1999-03-05
申请号：KR1019970038668
申请日：1997-08-13
Applicant: 한국전자통신연구원
IPC: H01J1/30
Abstract: 본 발명은 전자 방출 디스플레이에 관한 것으로, 전계 방출 디스플레이 하판의 한 화소를 저항체를 가진 실리콘 전계 에미터 어레이 및 하나의 n-채널 고전압 박막 트랜지스터(nHVTFT)로 구성하고, 디스플레이 신호를 각 화소에 부착되어 있는 nHVTFT를 통해 제어하는 구동방법을 제공함으로써, 고화질 및 고밀도의 전계 방출 디스플레이를 저가격으로 제조 가능하도록 하고자 하며, 전계 에미터 어레이의 각 에미터에 전계 방출 특성을 안정화시키는 저항체를 부착하여 전계 에미터간의 전기적 특성의 균일도를 향상시키고, 과전류에 의한 소자 파손를 억제시킨다.
-
-
-
-
-
-
-
-
-
Search Results
243
records
(took 0.041 seconds)
