公开(公告)号：DE10038372C2

公开(公告)日：2003-03-13

申请号：DE10038372

申请日：2000-08-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CLARA MARTIN ,  WIESBAUER ANDREAS ,  SEGER BERTHOLD

IPC: H03M1/06 ,  H03M1/74 ,  H03M1/66

公开(公告)号：DE10038372A1

公开(公告)日：2002-03-14

申请号：DE10038372

申请日：2000-08-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CLARA MARTIN ,  WIESBAUER ANDREAS ,  SEGER BERTHOLD

IPC: H03M1/06 ,  H03M1/74 ,  H03M1/66

Abstract: The digital to analog converter (DAC) has two sets of current sources (6,13) with PMOS and NMOS transistors respectively, each set being connected to output buffer (3) through separate lines (11,12) for conversion. The transistors in each current source are switchable depending on the digital value input.

公开(公告)号：DE102008048901B4

公开(公告)日：2017-06-29

申请号：DE102008048901

申请日：2008-09-25

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CLARA MARTIN ,  GIANDOMENICO ANTONIO DI ,  GORI LUCA ,  KLATZER WOLFGANG ,  SAN SEGUNDO BELLO DAVID ,  WIESBAUER ANDREAS

IPC: H03M1/66 ,  H03M1/10 ,  H03M3/00

Abstract: Integrierte Schaltung, umfassend: eine Sigma-Delta-Modulatorschaltung; einen ersten Multibit-Digital-Analog-Wandler (100A; 500A, 500C) mit einer Vielzahl von Ausgangszellen (300) in einer ersten Rückkopplungsschleife der Sigma-Delta-Modulatorschaltung, einen zweiten Multibit-Digital-Analog-Wandler (100B; 500B, 500D) mit einer Vielzahl von Ausgangszellen (300) in einer zweiten Rückkopplungsschleife der Sigma-Delta-Modulatorschaltung, und eine Kalibrierungsschaltung (200; 600A, 600B, 620A, 620B, 630A, 630B), welche von dem ersten und dem zweiten Digital-Analog-Wandler (100A, 100B; 500A, 500B, 500C, 500D) gemeinsam genutzt ist, wobei die Kalibrierungsschaltung (200; 600A, 600B, 620A, 620B, 630A, 630B) eine Steuerschaltung (240; 600A, 600B) umfasst, welche dazu ausgestaltet ist, dem ersten und dem zweiten Multibit-Digital-Analog-Wandler (100A, 100B; 500A, 500B, 500C, 500D) ein Kalibrierungseingangssignal (CALIN) zur Auswahl wenigstens einer der Ausgangszellen (300) zur Kalibrierung zuzuführen.

公开(公告)号：DE102009061254B3

公开(公告)日：2014-02-13

申请号：DE102009061254

申请日：2009-02-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FERIANZ THOMAS ,  BALLARIN FABIO ,  CLARA MARTIN

IPC: H03K17/687 ,  H03G3/30

Abstract: Automatische Verstärkungssteuereinheit, umfassend: einen rückgekoppelten Differenzverstärker (202); mehrere Analogschalter (204), welche jeweils mit einem Anschluss ihrer Laststrecke mit einem der differentiellen Eingänge des Differenzverstärkers (202) verbunden sind, wobei die mehreren Analogschalter (204) ein Signal von einer Analogquelle (212, 214) empfangen; wobei das Signal der Analogquelle den differentiellen Eingängen des Differenzverstärkers zugeführt wird; und eine Analogschaltersteuerung (222), welche an den differentiellen Eingängen des Differenzverstärkers vorhandene Schwankungen verfolgt und die Schwankungen mit einer Spannungsverschiebung an Gate-Anschlüssen der mehreren Analogschalter (204) nachbildet.

公开(公告)号：DE102009007687B4

公开(公告)日：2013-05-23

申请号：DE102009007687

申请日：2009-02-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BALLARIN FABIO ,  CLARA MARTIN ,  FERIANZ THOMAS

IPC: H03K17/687 ,  H03G3/30

Abstract: Automatische Verstärkungssteuereinheit, umfassend: einen rückgekoppelten Differenzverstärker (202); einen oder mehrere Analogschalter (204), welche mit ihren Source-Anschlüssen mit differentiellen Eingängen des Differenzverstärkers (202) verbunden sind, wobei der eine oder die mehreren Analogschalter (204) ein Signal von einer Analogquelle (212, 214) empfangen; wobei das Signal der Analogquelle ein differentielles Signal (VinD) und ein überlagertes Gleichtaktsignal (VincM) umfasst, wobei das Signal der Analogquelle den differentiellen Eingängen des Differenzverstärkers zugeführt wird, und eine Analogschaltersteuerung (222), welche an den differentiellen Eingängen des Differenzverstärkers vorhandene Schwankungen verfolgt und die Schwankungen mit einer Spannungsverschiebung an Gate-Anschlüssen des einen oder der mehreren Analogschalter (204) nachbildet.

公开(公告)号：DE102007002112A1

公开(公告)日：2008-07-17

申请号：DE102007002112

申请日：2007-01-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： STRAEUSNIGG DIETMAR ,  GRUBER DANIEL ,  WIESBAUER ANDREAS ,  GAGGL RICHARD ,  CLARA MARTIN ,  MATSCHITSCH STEFAN

IPC: H03K5/1252

Abstract: The device has a transformation unit (100) for the transformation of the clock pulse into a jitter free flank signals of saw-tooth shape. A production unit (200) is provided for the production of a regenerated clock pulse, which is coupled with the transformation unit. The production unit has an amplifier. The transformation unit has an integrated switched capacitor, which has an operational amplifier. Independent claims are also included for the following: (1) a device for transforming a clock pulse with a jitter (2) a device for measuring the jitter of the clock pulse (3) a method for regenerating a clock pulse with a jitter (4) a method for transforming the clock pulse with a jitter (5) a method for measuring the jitter of a clock pulse.

公开(公告)号：DE102006026906A1

公开(公告)日：2007-12-13

申请号：DE102006026906

申请日：2006-06-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CLARA MARTIN ,  WIESBAUER ANDREAS ,  POETSCHER THOMAS ,  SAN SEGUNDO BELLO DAVID ,  WALTER SERGIO

IPC: H03K7/08

公开(公告)号：DE102005017304B3

公开(公告)日：2006-11-02

申请号：DE102005017304

申请日：2005-04-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CLARA MARTIN ,  DI GIANDOMENICO ANTONIO ,  KLATZER WOLFGANG ,  GORI LUCA

IPC: H03M1/10 ,  H03M1/74

公开(公告)号：DE102004005138A1

公开(公告)日：2005-06-02

申请号：DE102004005138

申请日：2004-02-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CLARA MARTIN ,  WIESBAUER ANDREAS ,  KLATZER WOLFGANG

IPC: B60J1/16 ,  F21S8/10 ,  F21V5/04 ,  F21V8/00 ,  H03M1/06 ,  H03M1/74 ,  H03M3/04

公开(公告)号：DE60203039D1

公开(公告)日：2005-03-31

申请号：DE60203039

申请日：2002-07-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CLARA MARTIN ,  WIESBAUER ANDREAS

IPC: G11C27/02 ,  H03K17/06 ,  H03K17/687

Abstract: Switched level-shift circuit for a signal-switch (1) which is provided for switching an applied analog input signal (VAIN), wherein the switched level-shift circuit (5) comprises an input terminal (13) for the analog input signal applied to the signal-switch (1), a control input terminal (18) for a control signal (SW), an analog level-shift circuit (15) which adds a constant voltage to the analog input signal (VAIN) to generate a level-shifted analog output signal when the control signal (SW) is in a first logical state (high); and an output terminal (4) for the generated level-shifted analog output signal which is connected to a gate terminal (2) of said signal-switch (1).