-
公开(公告)号:DE102005041052B3
公开(公告)日:2007-03-29
申请号:DE102005041052
申请日:2005-08-30
Applicant: INFINEON TECHNOLOGIES AG
Inventor: SAN SEGUNDO BELLO DAVID , GIOTTA DARIO , WIESBAUER ANDREAS , POETSCHER THOMAS
Abstract: A self-oscillating driver circuit includes a driver stage, a feedforward path which is coupled to an input of the driver stage, and a feedback path which couples an output of the driver stage to an input of the feedforward path. The feedforward path includes a feedforward filter which is designed as an active filter. In order to prevent an oscillatory state of the driver circuit at an unwanted frequency, it is proposed that an internal state variable of the feedforward filter be monitored and that the feedforward filter be reset if the value of the monitored internal state variable is outside a predefined range.
-
公开(公告)号:DE102008058430A1
公开(公告)日:2009-06-04
申请号:DE102008058430
申请日:2008-11-21
Applicant: INFINEON TECHNOLOGIES AG
Inventor: GIANDOMENICO ANTONIO DI , HAUPTMANN JOERG , WIESBAUER ANDREAS , SAN SEGUNDO BELLO DAVID , PATON-ALVAREZ SUSANA
IPC: H03M3/00
Abstract: Implementations related to multi-standard digital subscriber line analog-to-digital data conversion are described.
-
公开(公告)号:DE102008045724A1
公开(公告)日:2009-03-05
申请号:DE102008045724
申请日:2008-09-04
Applicant: INFINEON TECHNOLOGIES AG
Inventor: BALLARIN FABIO , CLARA MARTIN , GIANDOMENICO ANTONIO DI , SAN SEGUNDO BELLO DAVID , WIESBAUER ANDREAS
IPC: H03M3/02
Abstract: Modulation circuits for operating in at least a first and second mode are described herein.
-
4.
公开(公告)号:DE102008045724B4
公开(公告)日:2015-09-10
申请号:DE102008045724
申请日:2008-09-04
Applicant: INFINEON TECHNOLOGIES AG
Inventor: BALLARIN FABIO , CLARA MARTIN , GIANDOMENICO ANTONIO DI , SAN SEGUNDO BELLO DAVID , WIESBAUER ANDREAS
IPC: H03M3/02
Abstract: Sigma-Delta-Modulatorschaltung, umfassend: einen Filterabschnitt (152; 252) mit einem ersten Eingang zur Aufnahme eines Eingangssignals, einem Ausgang zur Bereitstellung eines gefilterten Ausgangssignals, und einem zweiten Eingang zur Aufnahme eines auf dem gefilterten Ausgangssignal basierenden Rückkopplungssignals; eine erste Schaltvorrichtung (170) zur Aufnahme eines Modulationseingangssignals (160), welche mit dem ersten Eingang gekoppelt ist; und eine zweite Schaltvorrichtung (172) zur Aufnahme des Rückkopplungssignals, welche mit dem zweiten Eingang gekoppelt ist; wobei die erste und zweite Schaltvorrichtung (170, 172) dazu ausgestaltet sind, Steuersignale derart aufzunehmen, dass – in einem Betriebsmodus die erste Schaltvorrichtung (170) das Modulationseingangssignal (160) dem ersten Eingang zuführt und die zweite Schaltvorrichtung (172) das auf dem gefilterten Ausgangssignal basierende Rückkopplungssignal dem zweiten Eingang zuführt, und – in einem Abstimmungsmodus die erste Schaltvorrichtung (170) das Modulationseingangssignal (160) daran hindert, dem ersten Eingang zugeführt zu werden, und die zweite Schaltvorrichtung (172) dem zweiten Eingang ein Anregungssignal (176; 214) zuführt.
-
公开(公告)号:DE102008058430B4
公开(公告)日:2013-08-08
申请号:DE102008058430
申请日:2008-11-21
Applicant: INFINEON TECHNOLOGIES AG
Inventor: GIANDOMENICO ANTONIO DI , HAUPTMANN JOERG , WIESBAUER ANDREAS , SAN SEGUNDO BELLO DAVID , PATON-ALVAREZ SUSANA
Abstract: Schaltung, umfassend: wenigstens einen ersten und einen zweiten Sigma-Delta-Wandler (202, 204; 304, 306; 604, 606; 704, 706) zur Verarbeitung von Signalen gemäß mehreren DSL-Standards, wobei die Schaltung dazu ausgestaltet ist: – in einer ersten Konfiguration Signale gemäß einem ersten DSL-Standard unter Verwendung entweder des ersten oder des zweiten Sigma-Delta-Wandlers (202, 204; 304, 306; 604, 606; 704, 706) zu verarbeiten, – in einer zweiten Konfiguration Signale gemäß einem zweiten DSL-Standard unter Verwendung des ersten Sigma-Delta-Wandlers (202; 304; 604; 704) und des zweiten Sigma-Delta-Wandlers (204; 306; 606; 706) zu verarbeiten, wobei in der zweiten Konfiguration der erste Sigma-Delta-Wandler (202; 304; 604; 704) mit dem zweiten Sigma-Delta-Wandler (204; 306; 606; 706) kaskadiert ist, und – in einer dritten Konfiguration Signale eines dritten DSL-Standards zu verarbeiten, wobei eine Gruppe von Komponenten, in dem zweiten Sigma-Delta-Wandler (204; 306; 606; 706) überbrückt ist.
-
公开(公告)号:DE102006026906B4
公开(公告)日:2011-02-10
申请号:DE102006026906
申请日:2006-06-09
Applicant: INFINEON TECHNOLOGIES AG
Inventor: CLARA MARTIN , WIESBAUER ANDREAS , POETSCHER THOMAS , SAN SEGUNDO BELLO DAVID , WALTER SERGIO
IPC: H03K7/08
-
公开(公告)号:DE102008048901A1
公开(公告)日:2009-04-02
申请号:DE102008048901
申请日:2008-09-25
Applicant: INFINEON TECHNOLOGIES AG
Inventor: CLARA MARTIN , GIANDOMENICO ANTONIO DI , GORI LUCA , KLATZER WOLFGANG , SAN SEGUNDO BELLO DAVID , WIESBAUER ANDREAS
Abstract: In an integrated circuit including a first multibit digital-to-analog converter and a second multibit digital-to-analog converter, a calibration circuit is provided which is shared between the first and second digital-to-analog converters.
-
公开(公告)号:DE102008048901B4
公开(公告)日:2017-06-29
申请号:DE102008048901
申请日:2008-09-25
Applicant: INFINEON TECHNOLOGIES AG
Inventor: CLARA MARTIN , GIANDOMENICO ANTONIO DI , GORI LUCA , KLATZER WOLFGANG , SAN SEGUNDO BELLO DAVID , WIESBAUER ANDREAS
Abstract: Integrierte Schaltung, umfassend: eine Sigma-Delta-Modulatorschaltung; einen ersten Multibit-Digital-Analog-Wandler (100A; 500A, 500C) mit einer Vielzahl von Ausgangszellen (300) in einer ersten Rückkopplungsschleife der Sigma-Delta-Modulatorschaltung, einen zweiten Multibit-Digital-Analog-Wandler (100B; 500B, 500D) mit einer Vielzahl von Ausgangszellen (300) in einer zweiten Rückkopplungsschleife der Sigma-Delta-Modulatorschaltung, und eine Kalibrierungsschaltung (200; 600A, 600B, 620A, 620B, 630A, 630B), welche von dem ersten und dem zweiten Digital-Analog-Wandler (100A, 100B; 500A, 500B, 500C, 500D) gemeinsam genutzt ist, wobei die Kalibrierungsschaltung (200; 600A, 600B, 620A, 620B, 630A, 630B) eine Steuerschaltung (240; 600A, 600B) umfasst, welche dazu ausgestaltet ist, dem ersten und dem zweiten Multibit-Digital-Analog-Wandler (100A, 100B; 500A, 500B, 500C, 500D) ein Kalibrierungseingangssignal (CALIN) zur Auswahl wenigstens einer der Ausgangszellen (300) zur Kalibrierung zuzuführen.
-
公开(公告)号:DE102006026906A1
公开(公告)日:2007-12-13
申请号:DE102006026906
申请日:2006-06-09
Applicant: INFINEON TECHNOLOGIES AG
Inventor: CLARA MARTIN , WIESBAUER ANDREAS , POETSCHER THOMAS , SAN SEGUNDO BELLO DAVID , WALTER SERGIO
IPC: H03K7/08
-
公开(公告)号:DE102005030565B3
公开(公告)日:2006-10-12
申请号:DE102005030565
申请日:2005-06-30
Applicant: INFINEON TECHNOLOGIES AG
Inventor: MUEHLBACHER BENNO , GRATZ ACHIM , ROEHRICH MAYK , KRICKL EVELYN MARIA , WIESBAUER ANDREAS , SAN SEGUNDO BELLO DAVID , POETSCHER THOMAS
IPC: H03F3/217
Abstract: Supply voltages (Vdd,Vss) are connected to a level adjustment device that generates control signals (GHVN,GHVP,GLVN,GLVP) that are transmitted to control ports (8-11). Power supplies (2,3) are connected to delimitation transistors (5,6) and switching transistors (4,7) in between which a measurable output signal (OUT) is generated. The switching transistors exhibit a lower voltage potential than the delimitation transistors.
-
-
-
-
-
-
-
-
-