公开(公告)号：DE102015114307A1

公开(公告)日：2017-03-02

申请号：DE102015114307

申请日：2015-08-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KOBLINSKI CARSTEN VON ,  ENGELHARDT MANFRED

IPC: H01L21/304 ,  B81C1/00 ,  H01L21/308 ,  H01L21/66

Abstract: Ein Verfahren zum Dünnen eines Substrats (100), wobei das Verfahren umfasst, das Substrat (100) einem Dünnungsprozess zu unterziehen, Informationen zu ermitteln, die eine Oberflächentopographie (300) des gedünnten Substrats (100) angeben, und selektiv Material von mindestens einem Oberflächenabschnitt des gedünnten Substrats (100) auf Grundlage der ermittelten Informationen zu entfernen, um dadurch Dickenvariationen zumindest teilweise auszugleichen.

公开(公告)号：DE102014116834A1

公开(公告)日：2015-05-21

申请号：DE102014116834

申请日：2014-11-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAUMGARTL JOHANNES ,  ENGELHARDT MANFRED ,  KOTEK MANFRED ,  SCHULZE HANS-JOACHIM

IPC: H01L21/762 ,  H01L29/06

Abstract: In einer Ausführungsform enthält der Halbleitereinzelchip (1) eine selektive Epitaxieschicht (60), die Vorrichtungsgebiete (100) enthält, und eine Maskierungsstruktur (50), die um Seitenwände der Epitaxieschicht (60) angeordnet ist. Die Maskierungsstruktur (50) ist Teil einer freiliegenden Oberfläche des Halbleitereinzelchips (1).

公开(公告)号：DE102014104171A1

公开(公告)日：2014-10-02

申请号：DE102014104171

申请日：2014-03-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ENGELHARDT MANFRED ,  ZGAGA MARTIN

IPC: B81C1/00 ,  B81B1/00 ,  B81B7/02 ,  H01L21/306

Abstract: Ein Verfahren beinhaltet einen Schritt des Durchführens eines zeitgemultiplexten Ätzprozesses, wobei der letzte Ätzschritt des zeitgemultiplexten Ätzprozesses eine erste Zeitdauer aufweist. Nach dem Durchführen des zeitgemultiplexten Ätzprozesses wird ein Ätzschritt mit einer zweiten Zeitdauer durchgeführt, wobei die zweite Zeitdauer größer ist als die erste Zeitdauer.

公开(公告)号：DE102013200761A1

公开(公告)日：2013-07-25

申请号：DE102013200761

申请日：2013-01-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ENGELHARDT MANFRED ,  HIRSCHLER JOACHIM ,  ROESNER MICHAEL

IPC: H01L21/784 ,  H01L21/3065 ,  H01L21/312 ,  H01L21/56

Abstract: Gemäß einer Ausführungsform der vorliegenden Erfindung beinhaltet ein Verfahren zum Herstellen eines Halbleiterbauelements das Ausbilden eines Grabens von einer oberen Oberfläche eines Substrats mit einem Bauelementgebiet. Das Bauelementgebiet befindet sich neben der oberen Oberfläche als eine gegenüberliegende untere Oberfläche. Der Graben umgibt die Seitenwände des Bauelementgebiets. Der Graben wird mit einem Kleber gefüllt. Eine Kleberschicht wird über der oberen Oberfläche des Substrats ausgebildet. Ein Träger wird mit der Kleberschicht angebracht. Das Substrat wird von der unteren Oberfläche aus verdünnt, um mindestens einen Abschnitt des Klebers und eine hintere Oberfläche des Bauelementgebiets zu exponieren. Die Kleberschicht wird entfernt und Kleber wird geätzt, um eine Seitenwand des Bauelementgebiets zu exponieren.

公开(公告)号：DE102012110606A1

公开(公告)日：2013-05-08

申请号：DE102012110606

申请日：2012-11-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BRUNNER HELMUT ,  ENGELHARDT MANFRED

IPC: H01L21/782 ,  H01L21/283 ,  H01L21/301 ,  H01L21/3065 ,  H01L21/308 ,  H01L21/56 ,  H01L21/58

Abstract: Ein Verfahren zum Trennen einer Mehrzahl von Chips (216a, 216b) wird bereitgestellt. Das Verfahren kann aufweisen: selektives Entfernen eines oder mehrerer Bereiche (214) von einem Träger (202), der eine Mehrzahl von Chips (216a, 216b) aufweist, zum Trennen der Mehrzahl von Chips (216a, 216b) entlang des selektiv entfernten einen oder der selektiv entfernten mehreren Bereiche (214), wobei der eine oder mehrere Bereiche (214) zwischen den Chips (216a, 216b) angeordnet sind; und anschließend Ausbilden mindestens einer Metallisierungsschicht (244) zum Einhäusen der Chips (216a, 216b) über den Rückseiten der Chips (206a, 206b).

公开(公告)号：DE102012110603A1

公开(公告)日：2013-05-08

申请号：DE102012110603

申请日：2012-11-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ENGELHARDT MANFRED ,  FISCHER PETRA

IPC: H01L21/78 ,  H01L21/301 ,  H01L21/306 ,  H01L29/161

Abstract: Ein Verfahren (560) zum Trennen von Halbleiter-Dies beinhaltet das Bilden eines porösen Bereichs auf einem Halbleiter-Wafer (in 562) und das Trennen des Die an dem porösen. Bereich (in 564) mittels mechanischer oder anderer Behelfsmittel.

公开(公告)号：DE102012109868A1

公开(公告)日：2013-05-08

申请号：DE102012109868

申请日：2012-10-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ENGELHARDT MANFRED

IPC: H01L21/285 ,  H01L21/768

Abstract: Eine oder mehrere Ausführungsformen können ein Verfahren zur Herstellung einer Halbleiterstruktur enthalten, wobei das Verfahren Folgendes umfasst: Ausbilden einer ersten Öffnung teilweise durch ein Halbleitersubstrat; Ausbilden einer ersten dielektrischen Schicht über einer Seitenwandoberfläche der ersten Öffnung; und Ausbilden einer zweiten Öffnung teilweise durch ein Halbleitersubstrat, wobei die zweite Öffnung unter der ersten Öffnung liegt.

公开(公告)号：DE102012105345A1

公开(公告)日：2012-12-20

申请号：DE102012105345

申请日：2012-06-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ENGELHARDT MANFRED

IPC: H01L21/3065 ,  H01L21/308

Abstract: Bei verschiedenen Ausführungsformen kann ein Verfahren zum Strukturieren eines Substrats (501) aufweisen: Ausbilden einer zusätzlichen Schicht (502) auf oder über einem Substrat und Ausbilden einer Plasmaätzmaskenschicht (503) auf oder über der zusätzlichen Schicht, wobei die zusätzliche Schicht (502) so eingerichtet ist, dass sie von dem Substrat leichter entfernt werden kann als die Plasmaätzmaskenschicht (503); Strukturieren der Plasmaätzmaske so dass mindestens ein Bereich (501a) des Substrats (501) freigelegt ist; Strukturieren des Substrats (501) mittels eines Plasmaätzverfahrens, wobei die strukturierte Plasmaätzmaskenschicht (503‘) als eine Plasmaätzmaske verwendet wird.

公开(公告)号：DE59915066D1

公开(公告)日：2009-10-01

申请号：DE59915066

申请日：1999-09-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ENGELHARDT MANFRED

IPC: H01L23/522 ,  H01L21/768

公开(公告)号：DE50213004D1

公开(公告)日：2008-12-24

申请号：DE50213004

申请日：2002-03-01

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ENGELHARDT MANFRED ,  SCHINDLER GUENTHER

IPC: H01L23/522 ,  H01L21/768 ,  H01L23/532

Abstract: An interconnect arrangement ( 100 ) has a first layer ( 101 ), a first layer surface ( 102 ), thereon at least two interconnects ( 104 ) having a second layer surface ( 105 ) essentially parallel to the first layer surface ( 102 ), thereon a respective second layer ( 106 ) for each interconnect ( 104 ), the second layers ( 106 ) of adjacent interconnects covering regions between the adjacent interconnects ( 104 ), and thereon a third layer ( 107 ), which completely closes off the regions between the adjacent interconnects ( 104 ) by means of coverage.