公开(公告)号：DE10142201A1

公开(公告)日：2003-04-10

申请号：DE10142201

申请日：2001-08-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LEUSCHNER RAINER ,  MERGENTHALER EGON

IPC: H01L21/768 ,  H01L23/522 ,  H01L23/532 ,  H01L21/764 ,  B81C1/00

Abstract: A method for producing cavities, which are patterned in submicrometer dimensions, in a cavity layer of a semiconductor device, is described. In the method, a process liquid is frozen in the trenches in a process layer which has been patterned by ribs and trenches, then the process liquid is covered with a covering layer and is then expelled from the cavities resulting from the covering of the trenches.

公开(公告)号：DE102011001405B4

公开(公告)日：2015-05-28

申请号：DE102011001405

申请日：2011-03-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER THORSTEN ,  LEUSCHNER RAINER ,  OFNER GERALD ,  HESS REINHARD ,  SEZI RECAI

IPC: H01L23/50 ,  H01L21/56 ,  H01L21/60 ,  H01L23/31 ,  H01L25/10

Abstract: Halbleiter-Kapselung (100, 200), umfassend: einen Halbleiterchip (10); ein den Halbleiterchip (10) einbettendes Einkapselungsmittel (18); erste Kontaktstellen (50) auf einer ersten Hauptseite (12) der Halbleiter-Kapselung (100, 200); und zweite Kontaktstellen (50) auf einer der ersten Hauptseite (12) gegenüberliegenden zweiten Hauptseite der Halbleiter-Kapselung (100, 200), wobei ein Durchmesser d in Mikrometern eines freigelegten Kontaktstellenbereichs der zweiten Kontaktstellen (50) eine Bedingung d ≥ (8/25)x + 142 μm erfüllt, wobei x ein Rasterabstand der zweiten Kontaktstellen (50) in Mikrometern ist und die freigelegten Kontaktstellenbereiche der zweiten Kontaktstellen (50) Landing Pads sind.

公开(公告)号：DE102014105364A1

公开(公告)日：2014-10-16

申请号：DE102014105364

申请日：2014-04-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BEER GOTTFRIED ,  MAIER DOMINIC ,  METZGER-BRUECKL GERHARD ,  LEUSCHNER RAINER

IPC: H01L21/66 ,  H01L23/522

Abstract: Die Kapazität oder Induktivität von elektrischen Schaltungen wird durch Messen von Induktivitäts- oder Kapazitätswerten von passiven Bauteilen, die auf einem ersten Substrat hergestellt sind, Speichern von individuellen Zusammenhängen zwischen den passiven Bauteilen und den jeweiligen Messwerten der passiven Bauteile und Bestimmen von elektrischen Verbindungen für die passiven Bauteile auf der Basis der gespeicherten individuellen Zusammenhänge zwischen den passiven Bauteilen und den jeweiligen Messwerten der passiven Bauteile eingestellt. Ein entsprechendes System umfasst ein Testgerät, das betriebsfähig ist, um Induktivitäts- oder Kapazitätswerte der passiven Bauteile, die auf dem ersten Substrat hergestellt sind, zu messen, ein Speichersystem, das betriebsfähig ist, um die individuellen Zusammenhänge zwischen den passiven Bauteilen und den jeweiligen Messwerten der passiven Bauteile zu speichern, und eine Verarbeitungsschaltung, die betriebsfähig ist, um die elektrischen Verbindungen für die passiven Bauteile auf der Basis der gespeicherten individuellen Zusammenhänge zwischen den passiven Bauteilen und den jeweiligen Messwerten der passiven Bauteile zu bestimmen.

公开(公告)号：DE102010037426A1

公开(公告)日：2011-04-07

申请号：DE102010037426

申请日：2010-09-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LEUSCHNER RAINER ,  MACKH GUNTHER ,  SEIDEL UWE

IPC: H01L21/768 ,  H01L21/283 ,  H01L23/50 ,  H01L23/52

公开(公告)号：DE102006001107A1

公开(公告)日：2006-08-10

申请号：DE102006001107

申请日：2006-01-09

Applicant: INFINEON TECHNOLOGIES AG ,  ALTIS SEMICONDUCTOR SNC

Inventor： LEUSCHNER RAINER

IPC: H01L27/22 ,  G11C11/15

Abstract: A method of fabricating an MRAM cell including providing a workpiece having at least one magnetic tunnel junction (MTJ) formed thereon, forming an insulating layer made of non-conductive, isolating material over the at least one MTJ, using a damascene process to form at least two adjacent first trenches in the insulating layer, filling the first trenches in the insulating material with a conductive material and polishing the conductive material to form conductive lines, etching of at least a second trench in the insulating layer in between the conductive lines, depositing a ferromagnetic liner material at least over the conductive lines and the second trench; and removing of the ferromagnetic liner material from the bottom surface of said second trench to form ferromagnetic liners of the conductive lines. The second trench has side walls and a bottom surface at a specified aspect ratio.

公开(公告)号：DE102005035166A1

公开(公告)日：2006-05-11

申请号：DE102005035166

申请日：2005-07-27

Applicant: INFINEON TECHNOLOGIES AG ,  ALTIS SEMICONDUCTOR SNC CORBEI

Inventor： BRAUN DANIEL ,  LEUSCHNER RAINER ,  KLOSTERMANN ULRICH

IPC: H01L27/22

公开(公告)号：DE10142224C2

公开(公告)日：2003-11-06

申请号：DE10142224

申请日：2001-08-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MERGENTHALER EGON ,  LEUSCHNER RAINER

IPC: H01L21/311 ,  H01L21/768 ,  H01L21/764

公开(公告)号：DE10142223C2

公开(公告)日：2003-10-16

申请号：DE10142223

申请日：2001-08-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LEUSCHNER RAINER ,  MERGENTHALER EGON

IPC: H01L21/768 ,  H01L23/522 ,  H01L23/532 ,  H01L21/764

Abstract: Cavities of submicron dimension are in a cavity layer of a semiconductor device. For that purpose, processing material is deposited on ridges of a working layer that is structured from ridges and trenches. The processing material is polymerized and the polymerizing processing material expands over the trenches. Upon covering the trenches, the submicron cavities are formed.

公开(公告)号：DE10126578C2

公开(公告)日：2003-06-18

申请号：DE10126578

申请日：2001-05-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LEUSCHNER RAINER

IPC: G11C13/02

Abstract: The memory cell or the memory array formed of such memory cells has different molecular or polymeric layers forming an electrochemical redox pair. A matrix acting as proton donors or acceptors is provided in the two different molecular or polymeric layers. If a corresponding voltage is applied between mutually crossing upper and lower interconnects, one layer of their molecules emits electrons to the interconnect. As a result the molecules are oxidized. At the same time, electrons flow from the other interconnect into the molecules of the other polymer layer. As a result the molecules of that layer are reduced. Charge transport is balanced by proton flow, so that the oxidation state of the two layers is stabilized. If the voltage polarity is reversed, the memory cell is rewritten to the initial form. The memory array is suitable where the number of read-outs significantly exceeds the number of write operations, for example in smart cards.

公开(公告)号：DE10142223A1

公开(公告)日：2003-04-10

申请号：DE10142223

申请日：2001-08-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LEUSCHNER RAINER ,  MERGENTHALER EGON

IPC: H01L21/768 ,  H01L23/522 ,  H01L23/532

Abstract: Production of structurized, submicron voids in a void layer of a semiconductor device comprises: (a) applying a layer with working material to a base layer; (b) applying a layer of polymerizable process material (I); (c) structurization to form submicron blocks covered with (I) and trenches between them; (d) polymerization; and (e) expelling (I) residues from the voids. Production of structurized, submicron voids in a void layer of a semiconductor device comprises: (a) applying a layer (1) with (sections of) working material to a base layer (2); (b) applying a layer (9) of polymerizable process material (I); (c) structurization to form submicron blocks (5) covered with (I) and trenches between them; (d) polymerization to extend (I) on adjacent blocks, cover the trenches and form voids; and (e) expelling (I) residues from the voids. An Independent claim is also included for an array in a semiconductor device, comprising a base layer (2), void layer (3) with a submicron structure of blocks (5) of working material and voids (7) and a process layer (9) of cured polymer, less than 100 nm thick, on the blocks and over the voids.