Verfahren zur Chiptrennung unterstützt von einem Rückseitengraben und einem Haftmittel darin und elektronischer Chip

    公开(公告)号:DE102021109003A1

    公开(公告)日:2022-10-13

    申请号:DE102021109003

    申请日:2021-04-12

    Abstract: Ein Verfahren zum Trennen eines elektronischen Chips (100) von einem Wafer (102), wobei das Verfahren ein Bilden von mindestens einem Graben (104) in einer Rückseite (106) des Wafers (102) um zumindest einen Teil des abzutrennenden elektronischen Chips (100), ein Bilden einer Rückseitenmetallisierung (108), welche zumindest einen Teil der Rückseite (106) und zumindest einen Teil des mindestens einen Grabens (104) bedeckt, ein Befestigen einer Haftschicht (110) eines Tapes (112) an zumindest einem Teil der Rückseitenmetallisierung (108), und ein Trennen des elektronischen Chips (100) mittels Entfernens von Material von einer Vorderseite (114) des Wafers (102) entlang eines Trennungspfads (116) aufweist, welcher einen Teil des mindestens einen Grabens (104) enthält, derartig, dass während des Trennens die Haftschicht (110) zumindest einen Teil des mindestens einen Grabens (104) über einer Höhe der Rückseitenmetallisierung (108) auf der Rückseite (106) füllt.

    Verfahren zur Chiptrennung unterstützt von einem Rückseitengraben und einem Haftmittel darin und elektronischer Chip

    公开(公告)号:DE102021109003B4

    公开(公告)日:2022-12-08

    申请号:DE102021109003

    申请日:2021-04-12

    Abstract: Ein Verfahren zum Trennen eines elektronischen Chips (100) von einem Wafer (102), wobei das Verfahren ein Bilden von mindestens einem Graben (104) in einer Rückseite (106) des Wafers (102) um zumindest einen Teil des abzutrennenden elektronischen Chips (100), ein Bilden einer Rückseitenmetallisierung (108), welche zumindest einen Teil der Rückseite (106) und zumindest einen Teil des mindestens einen Grabens (104) bedeckt, ein Befestigen einer Haftschicht (110) eines Tapes (112) an zumindest einem Teil der Rückseitenmetallisierung (108), und ein Trennen des elektronischen Chips (100) mittels Entfernens von Material von einer Vorderseite (114) des Wafers (102) entlang eines Trennungspfads (116) aufweist, welcher einen Teil des mindestens einen Grabens (104) enthält, derartig, dass während des Trennens die Haftschicht (110) zumindest einen Teil des mindestens einen Grabens (104) über einer Höhe der Rückseitenmetallisierung (108) auf der Rückseite (106) füllt.

    Trägeranordnung und Verfahren für die Bearbeitung eines Trägers

    公开(公告)号:DE102017106854A1

    公开(公告)日:2018-10-04

    申请号:DE102017106854

    申请日:2017-03-30

    Abstract: Gemäß verschiedenen Ausführungsformen kann ein Verfahren (100) für die Bearbeitung eines Trägers (202) Folgendes beinhalten: Ausbilden einer Anordnung von Defekten (206) im Träger (202), wobei ein Oberflächengebiet (204f) des Trägers (202) über der Anordnung von Defekten (206) an einer ersten Oberfläche (202f) des Trägers (202) angeordnet ist, wobei die Anordnung von Defekten (206) konfiguriert ist zum Generieren einer Rissstruktur (208), die sich von der Anordnung von Defekten (206) in das Oberflächengebiet (204f) erstreckt; teilweises Entfernen des Trägers (202), um die Anordnung von Defekten (206) zu entfernen; und Trennen des Oberflächengebiets (204f) des Trägers (202) in mehrere Oberflächengebietsabschnitte (204p) entlang der Rissstruktur (208).

    Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

    公开(公告)号:DE102014101283A1

    公开(公告)日:2014-08-07

    申请号:DE102014101283

    申请日:2014-02-03

    Inventor: MACKH GUNTHER

    Abstract: Ein Bauelement enthält einen Halbleiter-Chip, der eine erste Hauptoberfläche und eine zweite Hauptoberfläche enthält, wobei die zweite Hauptoberfläche die Rückseite des Halbleiter-Chips ist. Die zweite Hauptoberfläche enthält ein erstes Gebiet und ein zweites Gebiet, wobei das zweite Gebiet ein Randgebiet der zweiten Hauptoberfläche ist. Das Bauelement enthält weiterhin ein dielektrisches Material, das über dem zweiten Gebiet angeordnet ist, und ein elektrisch leitfähiges Material, das über dem ersten Gebiet angeordnet ist.

    Induktor und Verfahren zur Herstellung einer Schaltung mit demselben

    公开(公告)号:DE102011122923B3

    公开(公告)日:2016-02-04

    申请号:DE102011122923

    申请日:2011-01-12

    Abstract: Induktor (460; 470), der folgende Merkmale aufweist: ein Substrat (102) mit einem vertieften Abschnitt (109); einen U-förmigen Leiter (462, 464), der auf dem Substrat (102) angeordnet ist, wobei der U-förmige Leiter (462, 464) zwei parallele Anschnitte und einen die parallelen Abschnitte verbindenden Abschnitt (468) umfasst, wobei sich die parallelen Anschnitte über den vertieften Abschnitt (109) erstrecken; und ein nahtloses ferromagnetisches Material (108), das sich durch den vertieften Abschnitt (109) erstreckt und die parallelen Abschnitte des U-förmigen Leiters (462, 464) bedeckt, wobei das nahtlose ferromagnetische Material (108) den verbindenden Abschnitt (468) des U-förmigen Leiters (462, 464) nicht bedeckt, wobei die parallelen Abschnitte des Leiters einen ersten Abschnitt (462), der auf einer oberen Oberfläche des Substrats (102) angeordnet ist, und einen über dem ersten Abschnitt (462) und beabstandet zu der oberen Oberfläche des Substrats (102) angeordneten zweiten Abschnitt (464) umfasst.

Patent Agency Ranking