公开(公告)号：DE102013109881A1

公开(公告)日：2014-03-13

申请号：DE102013109881

申请日：2013-09-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EDER HANNES ,  HEINRICH ALEXANDER ,  HESS REINHARD ,  MACKH GUNTHER ,  MAIER GABRIEL ,  MENATH MARKUS ,  UMMINGER KATHARINA

IPC: H01L21/306 ,  H01L21/283 ,  H01L21/3105 ,  H01L21/56 ,  H01L21/60 ,  H01L21/78 ,  H01L23/29 ,  H01L23/31 ,  H01L23/485

Abstract: Ein Verfahren (100) zur Herstellung einer Chipanordnung wird geschaffen, wobei das Verfahren Folgendes aufweist: Ausbilden eines Lochs in einem Träger mit mindestens einem Chip (110), wobei das Ausbilden eines Lochs im Träger Folgendes aufweist: selektives Entfernen von Trägermaterial, wodurch ein Hohlraum im Träger ausgebildet wird, Ausbilden von Passivierungsmaterial über einer oder mehreren Hohlraumwänden, die durch die selektive Entfernung des Trägermaterials freigelegt sind; selektives Entfernen eines Teils des Passivierungsmaterials und von weiterem Trägermaterial, das durch die selektive Entfernung des Passivierungsmaterials freigelegt ist, wobei ein weiterer Teil des Passivierungsmaterials über mindestens einer Hohlraumseitenwand bleibt; wobei das Verfahren ferner das anschließende Ausbilden einer Schicht über dem weiteren Teil des Passivierungsmaterials, das über der mindestens einen Hohlraumseitenwand bleibt, aufweist (120).

公开(公告)号：DE102014112690A1

公开(公告)日：2015-03-12

申请号：DE102014112690

申请日：2014-09-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MARIANI FRANCO ,  BAUER ANDREAS ,  HESS REINHARD ,  LESCHIK GERHARD

IPC: H01L21/78 ,  H01L21/301 ,  H01L21/3065

Abstract: Ein Verfahren umfasst das Bereitstellen eines Halbleiter-Wafers, der mehrere Halbleiterchips umfasst, das Ausbilden einer ersten Risslinie auf der Vorderseite des Halbleiter-Wafers, worin die erste Risslinie eine erste Breite aufweist und Halbleiterchips des Halbleiter-Wafers voneinander trennt, das Ausbilden einer zweiten Risslinie auf der Vorderseite des Halbleiter-Wafers, worin die zweite Risslinie eine zweite Breite aufweist und Halbleiterchips des Halbleiter-Wafers voneinander trennt, worin die erste Risslinie und die zweite Risslinie sich in einem Überkreuzungsbereich überschneiden, der größer ist als das Produkt der ersten Breite und der zweiten Breite, und das Plasmaätzen des Halbleiter-Wafers im Überkreuzungsbereich.

公开(公告)号：DE102011001405A1

公开(公告)日：2011-10-06

申请号：DE102011001405

申请日：2011-03-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER THORSTEN ,  LEUSCHNER RAINER ,  OFNER GERALD ,  HESS REINHARD ,  SEZI RECAI

IPC: H01L23/50 ,  H01L21/56 ,  H01L21/60 ,  H01L23/31 ,  H01L25/10

Abstract: Eine Halbleiter-Kapselung (100) umfasst einen Halbleiterchip (10), ein den Halbleiterchip (10) einbettendes Einkapselungsmittel, erste Kontaktstellen auf einer ersten Hauptseite der Halbleiter-Kapselung (100) und zweite Kontaktstellen (50) auf einer der ersten. Hauptseite gegenüberliegenden zweiten Hauptseite der Halbleiter-Kapselung (100). Der Durchmesser d in Mikrometern eines freigelegten Kontaktstellenbereichs (32.1, 32.2) der zweiten Kontaktstellen (50) erfüllt die Bedingung d ≥ (8/25)x + 142 μm, wobei x der Rasterabstand der zweiten Kontaktstellen (50) in Mikrometern ist.

公开(公告)号：DE102014112690B4

公开(公告)日：2021-08-19

申请号：DE102014112690

申请日：2014-09-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MARIANI FRANCO ,  BAUER ANDREAS ,  HESS REINHARD ,  LESCHIK GERHARD

IPC: H01L21/78 ,  H01L21/301 ,  H01L21/3065

Abstract: Verfahren zur Trennung von Halbleiterchips, umfassend:Bereitstellen eines Halbleiter-Wafers, der mehrere Halbleiterchips umfasst;Ausbilden einer ersten Risslinie auf einer Vorderseite des Halbleiter-Wafers, wobei die erste Risslinie eine erste Breite aufweist und Halbleiterchips des Halbleiter-Wafers voneinander trennt;Ausbilden einer zweiten Risslinie auf der Vorderseite des Halbleiter-Wafers, wobei die zweite Risslinie eine zweite Breite aufweist und Halbleiterchips des Halbleiter-Wafers voneinander trennt, wobei die erste Risslinie und die zweite Risslinie sich in einem Überkreuzungsbereich überschneiden, der größer ist als ein Produkt der ersten Breite und der zweiten Breite;Plasmaätzen des Halbleiter-Wafers im Überkreuzungsbereich, wobei das Plasmaätzen des Halbleiter-Wafers ein Ausbilden eines Grabens in dem Halbleiter-Wafer umfasst, und wobei ein Boden und eine Seitenwand des Grabens einen Winkel von weniger als 70° bilden; undEntfernen von Halbleitermaterial von einer Rückseite des Halbleiter-Wafers nach dem Plasmaätzen, bis zumindest einer der mehreren Halbleiterchips von dem Halbleiter-Wafer getrennt ist, wobei das Entfernen des Halbleitermaterials zumindest eines von Abschleifen und Polieren umfasst.

公开(公告)号：DE102013109881B4

公开(公告)日：2020-06-18

申请号：DE102013109881

申请日：2013-09-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EDER HANNES ,  HEINRICH ALEXANDER ,  HESS REINHARD ,  MACKH GUNTHER ,  MAIER GABRIEL ,  MENATH MARKUS ,  UMMINGER KATHARINA

IPC: H01L21/768 ,  H01L21/306 ,  H01L21/78

Abstract: Verfahren (100) zur Herstellung einer Chipanordnung, wobei das Verfahren Folgendes aufweist:Ausbilden (110) eines Lochs in einem Träger (504) mit mindestens einem Chip (506), wobei das Ausbilden eines Lochs im Träger (504) Folgendes aufweist:selektives Entfernen von Trägermaterial, wodurch ein Hohlraum im Träger (504) ausgebildet wird,Ausbilden von Passivierungsmaterial (524) über einer oder mehreren Hohlraumwänden, die durch die selektive Entfernung des Trägermaterials freigelegt sind;selektives Entfernen eines Teils des Passivierungsmaterials (524) und von weiterem Trägermaterial, das durch die selektive Entfernung des Passivierungsmaterials (524) freigelegt ist, wobei ein weiterer Teil des Passivierungsmaterials (524) über mindestens einer Hohlraumwand (518) bleibt;wobei das Verfahren ferner das anschließende Ausbilden (120) einer Schicht (632) über dem weiteren Teil des Passivierungsmaterials (524), das über der mindestens einen Hohlraumwand (518) bleibt, aufweist;wobei das Ausbilden (110) eines Lochs (502) im Träger (504) das Ausbilden des Lochs (502) durch den Träger (504) hindurch aufweist, wobei der mindestens eine Chip (506) vom Träger (504) getrennt wird.

公开(公告)号：DE102011001405B4

公开(公告)日：2015-05-28

申请号：DE102011001405

申请日：2011-03-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER THORSTEN ,  LEUSCHNER RAINER ,  OFNER GERALD ,  HESS REINHARD ,  SEZI RECAI

IPC: H01L23/50 ,  H01L21/56 ,  H01L21/60 ,  H01L23/31 ,  H01L25/10

Abstract: Halbleiter-Kapselung (100, 200), umfassend: einen Halbleiterchip (10); ein den Halbleiterchip (10) einbettendes Einkapselungsmittel (18); erste Kontaktstellen (50) auf einer ersten Hauptseite (12) der Halbleiter-Kapselung (100, 200); und zweite Kontaktstellen (50) auf einer der ersten Hauptseite (12) gegenüberliegenden zweiten Hauptseite der Halbleiter-Kapselung (100, 200), wobei ein Durchmesser d in Mikrometern eines freigelegten Kontaktstellenbereichs der zweiten Kontaktstellen (50) eine Bedingung d ≥ (8/25)x + 142 μm erfüllt, wobei x ein Rasterabstand der zweiten Kontaktstellen (50) in Mikrometern ist und die freigelegten Kontaktstellenbereiche der zweiten Kontaktstellen (50) Landing Pads sind.