中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

49 records (took 0.024 seconds)

    ERROR DETECTION AND CORRECTION METHOD AND APPARATUS IN A MAGNETO-RESISTIVE RANDOM ACCESS MEMORY
    1.
    发明申请
    ERROR DETECTION AND CORRECTION METHOD AND APPARATUS IN A MAGNETO-RESISTIVE RANDOM ACCESS MEMORY 审中-公开
    磁阻随机访问存储器中的错误检测和校正方法和装置

    公开(公告)号：WO2004112048A3

    公开(公告)日：2005-04-07

    申请号：PCT/EP2004006019

    申请日：2004-06-03

    Applicant: INFINEON TECHNOLOGIES AG ,  IBM ,  DEBROSSE JOHN ,  HOENIGSCHMID HEINZ ,  LEUSCHNER RAINER ,  MUELLER GERHARD

    Inventor： DEBROSSE JOHN ,  HOENIGSCHMID HEINZ ,  LEUSCHNER RAINER ,  MUELLER GERHARD

    IPC: G06F11/10 ,  G11C7/24 ,  G11C11/406 ,  G11C29/00 ,  G11C11/15

    CPC classification number: G11C7/24 ,  G06F11/106 ,  G11C11/406

    Abstract: The present invention relates to a method and apparatus for reducing data errors in a magneto-resistive random access memory (MRAM). According to the disclosed method, data bits and associated error correction code (ECC) check bits are stored into a storage area. Thereafter, the data bits and ECC check bits are read out and any errors are detected and corrected. A data refresh is then initiated based on a count and data bits and associated ECC check bits stored in the storage area are then refreshed by accessing the stored data bits and the associated ECC check bits, and ultimately by checking, correcting and restoring the data bits and the ECC check bits to the storage area.

    Abstract translation: 本发明涉及一种用于减少磁阻随机存取存储器（MRAM）中的数据错误的方法和装置。 根据所公开的方法，将数据位和相关联的纠错码（ECC）校验位存储到存储区域中。 此后，读出数据位和ECC校验位，并检测和校正任何错误。 然后基于计数开始数据刷新，然后通过访问存储的数据位和相关联的ECC校验位来刷新存储在存储区域中的相关ECC校验位，并且最终通过检查，校正和恢复数据位 并将ECC校验位存储到存储区域。

    MAGNETICALLY LINED CONDUCTORS
    2.
    发明申请
    MAGNETICALLY LINED CONDUCTORS 审中-公开
    磁性线路导体

    公开(公告)号：WO2004093086A3

    公开(公告)日：2005-05-26

    申请号：PCT/EP2004004081

    申请日：2004-04-16

    Applicant: INFINEON TECHNOLOGIES AG ,  IBM ,  LEUSCHNER RAINER ,  SLONCZEWSKI JOHN

    Inventor： LEUSCHNER RAINER ,  SLONCZEWSKI JOHN

    IPC: G11C11/16 ,  H01L43/08

    CPC classification number: G11C11/16 ,  H01L43/08 ,  H01L2924/0002 ,  H01L2924/00

    Abstract: A conductor with improved magnetic field per current ratio is disclosed. The conductor includes a magnetic liner lining a second surface and sides thereof. The corners of the conductor where the second surface and the sides meet are rounded. The rounded corners have been found to improve the concentration of magnetic flux in the magnetic liner.

    Abstract translation: 公开了一种具有每电流比改善的磁场的导体。 该导体包括内衬第二表面及其侧面的磁性衬垫。 第二表面和侧面相交的导体的角部是圆形的。 已经发现圆角改善磁性衬垫中磁通量的浓度。

    4.
    发明专利
    未知

    公开(公告)号：DE102005036073A1

    公开(公告)日：2006-03-23

    申请号：DE102005036073

    申请日：2005-08-01

    Applicant: INFINEON TECHNOLOGIES AG ,  IBM

    Inventor： GAIDIS MICHAEL C ,  LEUSCHNER RAINER ,  ROMANKIW LUBOMYR TARAS ,  RUBINO JUDY M

    IPC: H01L27/22 ,  H01L21/768

    Abstract: A method of forming a ferromagnetic liner on conductive lines of magnetic memory devices and a structure thereof. The ferromagnetic liner increases the flux concentration of current run through the conductive lines, reducing the amount of write current needed to switch magnetic memory cells. The conductive lines are formed in a plate-up method, and the ferromagnetic liner is selectively formed on the plated conductive lines. The ferromagnetic liner may also be formed over conductive lines and a top portion of vias in a peripheral region of the workpiece.

    VERFAHREN UND SYSTEM ZUM MODIFIZIEREN EINER SCHALTUNGSVERDRAHTUNGSANORDNUNG AUF DER BASIS EINER ELEKTRISCHEN MESSUNG
    5.
    发明专利
    VERFAHREN UND SYSTEM ZUM MODIFIZIEREN EINER SCHALTUNGSVERDRAHTUNGSANORDNUNG AUF DER BASIS EINER ELEKTRISCHEN MESSUNG 未知

    公开(公告)号：DE102014105364B4

    公开(公告)日：2022-06-23

    申请号：DE102014105364

    申请日：2014-04-15

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： BEER GOTTFRIED ,  MAIER DOMINIC ,  METZGER-BRUECKL GERHARD ,  LEUSCHNER RAINER

    IPC: H01L21/66 ,  G01R31/26 ,  H01L23/522

    Abstract: Verfahren zum Einstellen der Kapazität oder Induktivität von elektrischen Schaltungen, wobei das Verfahren umfasst:Messen (200) von Induktivitäts- oder Kapazitätswerten von passiven Bauteilen (142), die auf einem ersten Substrat (140) hergestellt sind;Speichern (210) von individuellen Zusammenhängen zwischen den passiven Bauteilen (142) und den jeweiligen Messwerten der passiven Bauteile (142);Bestimmen von elektrischen Verbindungen zwischen den passiven Bauteilen (142) auf der Basis der gespeicherten individuellen Zusammenhänge zwischen den passiven Bauteilen (142) und den jeweiligen Messwerten der passiven Bauteile (142);Trennen (220) der passiven Bauteile (142) in individuelle Chips (152);Positionieren (230) von zumindest einigen der Chips (152) auf oder eingebettet in einem zweiten Substrat (150); undIdentifizieren (240) von einem oder mehreren der Chips (152), die auf dem zweiten Substrat (150) angeordnet oder in dieses eingebettet sind, mit einem Messwert außerhalb eines vorbestimmten Bereichs auf der Basis der gespeicherten individuellen Zusammenhänge zwischen den passiven Bauteilen (142) und den Messwerten.

    Vorrichtung mit einer eingebetteten MEMS-Vorrichtung und Verfahren zur Herstellung einer eingebetteten MEMS-Vorrichtung
    6.
    发明专利
    Vorrichtung mit einer eingebetteten MEMS-Vorrichtung und Verfahren zur Herstellung einer eingebetteten MEMS-Vorrichtung 未知

    公开(公告)号：DE102013108353B4

    公开(公告)日：2021-08-05

    申请号：DE102013108353

    申请日：2013-08-02

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： FUERGUT EDWARD ,  THEUSS HORST ,  LEUSCHNER RAINER

    IPC: B81B7/02 ,  B81C1/00 ,  H04R19/04

    Abstract: Vorrichtung (1), welche aufweist:eine elektrische Komponente (18),einen Wandler (5), der angrenzend an die elektrische Komponente (18) angeordnet ist, wobei es sich bei dem Wandler (5) um ein Mikrofon handelt,ein rückseitiges Volumen (12) neben dem Wandler (5), wobei es sich bei dem rückseitigen Volumen (12) um ein rückseitiges Volumen des Mikrofons handelt,ein Verkapselungsmaterial (10), welches die elektrische Komponente (18), den Wandler (5) und einen Teil des rückseitigen Volumens (12) einkapselt, undeinen Deckel (16), der auf dem Verkapselungsmaterial (10) angeordnet ist, wodurch das rückseitige Volumen (12) gedichtet ist,wobei das Verkapselungsmaterial Ätzlöcher (15) aufweist, die durch den Deckel (16) gedichtet sind.

    Verfahren zum Herstellen einer Chipanordnung und Chipanordnungen
    9.
    发明专利
    Verfahren zum Herstellen einer Chipanordnung und Chipanordnungen 未知

    公开(公告)号：DE102013114155B4

    公开(公告)日：2015-10-22

    申请号：DE102013114155

    申请日：2013-12-16

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： BEER GOTTFRIED ,  KNOTT BERNHARD ,  LEUSCHNER RAINER

    IPC: H01F41/02 ,  H01F17/04 ,  H01L21/98 ,  H01L25/00 ,  H01L27/08 ,  H01L27/24

    Abstract: Es wird ein Verfahren zum Herstellen einer Chipanordnung geschaffen, wobei das Verfahren aufweist: Anordnen zumindest eines Chips mit zumindest einem Kontaktpad auf einem ersten Teil eines Carriers; Herstellen eines Induktorkerns gemäß folgenden Verfahren: Ausbilden eines ersten elektrischen Leiters auf einer ersten Oberfläche eines plattenförmigen Magnetkerns; Ausbilden eines zweites elektrischen Leiters auf einer zweiten Oberfläche des plattenförmigen Magnetkerns, welche der ersten Oberfläche gegenüberliegt; und Ausbilden des Induktorkerns mittels Zerteilens des plattenförmigen Magnetkerns quer zu dem ersten elektrischen Leiter und dem zweiten elektrischen Leiter, wobei der Induktorkern nur auf zwei Seiten elektrische Leiter aufweist, Anordnen des Induktorkerns auf einem zweiten Teil des Carriers derart, dass die erste Oberfläche des zumindest einen Induktorkerns senkrecht zu einer Hauptoberfläche des Carriers angeordnet ist; Kontaktieren des zumindest einen Kontaktpads mit einem von dem ersten oder zweiten elektrischen Leiter des Induktorkerns.

Patent Agency Ranking