公开(公告)号：CN102090155B

公开(公告)日：2013-06-12

申请号：CN200980127194.9

申请日：2009-05-29

Applicant: AT&S奥地利科技及系统技术股份公司

Inventor： G·魏克塞尔贝格尔 ,  A·克里切鲍姆 ,  M·莫里恩兹 ,  N·哈斯莱伯纳 ,  J·施塔尔 ,  F·哈林 ,  G·弗雷德尔 ,  A·克尔特韦利耶西 ,  M·比斯利 ,  A·兹卢克 ,  W·施里特威泽

IPC: H05K1/18

CPC classification number: H05K1/183 ,  H01L23/5389 ,  H01L24/24 ,  H01L24/25 ,  H01L24/82 ,  H01L2224/24137 ,  H01L2224/2518 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/15174 ,  H01L2924/351 ,  H05K1/0206 ,  H05K1/185 ,  H05K3/305 ,  H05K3/4652 ,  H05K2201/0355 ,  H05K2201/09845 ,  H05K2201/10507 ,  H05K2201/10674 ,  Y10T29/4913 ,  Y10T29/49146 ,  Y10T29/49155 ,  H01L2924/00

Abstract: 本发明涉及一种用于将至少一个电子构件集成到印制线路板中的方法，其中提出以下步骤：制备印制线路板的用于支承电子构件(1，2，3)的层(4)，在所述层(4)的表面上施加粘合剂(5)，借助粘合剂(5)将所述电子构件(1，2，3)固定在所述层(4)上，在背向粘合剂(5)的一侧或表面上在所述构件(1，2，3)上或旁施加或布置至少一个导电层(8)，相应于所述电子构件(1，2，3)的触点(7)和/或相应于将在所述印制线路板上形成的导体线路使所述导电层(8)结构化。此外，本发明提出一种根据这种方法制造的印制线路板。

公开(公告)号：CN103129049A

公开(公告)日：2013-06-05

申请号：CN201210487532.3

申请日：2012-11-26

Applicant: 三星电子株式会社

Inventor： 金荣庆

IPC: B32B15/08 ,  B32B37/02 ,  B32B37/06

CPC classification number: H05K1/056 ,  H05K3/0061 ,  H05K3/022 ,  H05K2201/0154 ,  H05K2201/0761 ,  H05K2201/0909 ,  H05K2201/09145 ,  H05K2201/09154 ,  H05K2201/09827 ,  H05K2201/09845 ,  H05K2203/0228 ,  Y10T156/10

Abstract: 本发明提供了一种覆铜层压板，其包括：金属板；绝缘层，其平面面积大于所述金属板的平面面积并且层压于所述金属板上；和层压于所述绝缘层上的铜层，其中所述绝缘层的边缘向外延伸超出所述金属板的边缘，从而形成使得所述金属板的边缘和所述铜层的边缘绝缘的绝缘距离。所述绝缘层可以包括聚酰亚胺层，和聚酰亚胺结合层。

公开(公告)号：CN102917550A

公开(公告)日：2013-02-06

申请号：CN201210362390.8

申请日：2009-04-30

Applicant: 松下电器产业株式会社

Inventor： 吉冈慎悟 ,  藤原弘明

IPC: H05K3/10 ,  H05K3/18 ,  H05K3/46 ,  H05K1/02

CPC classification number: H05K3/107 ,  H01L2224/48227 ,  H01L2924/15311 ,  H05K1/0206 ,  H05K1/0269 ,  H05K1/0284 ,  H05K1/111 ,  H05K1/162 ,  H05K3/0032 ,  H05K3/184 ,  H05K3/4647 ,  H05K3/465 ,  H05K3/4661 ,  H05K2201/09736 ,  H05K2201/09845 ,  H05K2201/2072 ,  H05K2203/0108 ,  H05K2203/0565 ,  H05K2203/161

Abstract: 一种制造电路板的方法，方法包括膜形成步骤，在绝缘衬底的表面上形成树脂膜；电路凹槽形成步骤，在树脂膜的外表面上形成深度等于或大于树脂膜的厚度的电路凹槽；催化剂沉积步骤，在绝缘衬底的电路凹槽的表面上以及树脂膜的表面上沉积镀催化剂或镀催化剂的前体；除去树脂膜的膜除去步骤；以及镀加工步骤，在除去树脂膜之后对绝缘衬底进行无电镀，其中，在电路凹槽形成步骤中，在电路凹槽的区域中形成局部加固结构。本发明还提供用该方法获得的电路板和多层电路板。

公开(公告)号：CN102843860A

公开(公告)日：2012-12-26

申请号：CN201210214645.6

申请日：2012-06-25

Applicant: 揖斐电株式会社

Inventor： 长沼伸幸 ,  野口英俊

IPC: H05K1/14 ,  H05K3/36

CPC classification number: H05K3/4691 ,  H05K3/321 ,  H05K3/368 ,  H05K2201/09381 ,  H05K2201/09445 ,  H05K2201/09845 ,  Y10T29/49126

Abstract: 本发明提供一种刚挠性电路板及其制造方法，刚挠性电路板具有：第一刚性电路板，其具有到达内层的第一绝缘层的第一开口部以及形成在第一开口部底面上的第一连接端子；第二刚性电路板，其具有到达内层的第二绝缘层的第二开口部以及形成在第二开口部底面上的第二连接端子；以及表面具有第三连接端子和第四连接端子的挠性电路板。第一刚性电路板与第二刚性电路板隔着间隔配置并通过第一开口部与第二开口部相对置而形成凹部，挠性电路板被配置在凹部内，第一连接端子与第三连接端子电连接，第二连接端子与第四连接端子电连接，在第一绝缘层中，避开第一连接端子的正下方而形成有用于层间连接的第一导体。

公开(公告)号：CN101673886B

公开(公告)日：2012-07-25

申请号：CN200910204070.8

申请日：2005-11-28

Applicant: FCI公司

Inventor： D·莫利昂 ,  S·H·J·塞尔屈 ,  W·海伊维特 ,  J·德格斯特

IPC: H01R12/51 ,  H05K1/11

CPC classification number: H01R13/6471 ,  H01R13/6477 ,  H05K3/3405 ,  H05K3/403 ,  H05K2201/09163 ,  H05K2201/0919 ,  H05K2201/09845 ,  H05K2201/10287 ,  H05K2201/1034

Abstract: 公开了用于定义在基板上的匹配阻抗表面贴装技术基底面的方法，基板是诸如印刷电路板之类的，例如，其适于容纳具有终端引线排列的电组件。这种基底面可以包括导电焊盘(P)的排列和导电过孔(V)的排列。过孔排列可以与焊盘排列不同。可以排列过孔(V)以增加布线密度，同时限制串扰，并在组件与基板之间提供匹配的阻抗。可以改变过孔排列，以在板的一层上实现预期的布线密度。增加布线密度可以减少板的层数，有助于减小电容，并从而增大阻抗。接地过孔(G)和信号过孔(S)可以以影响阻抗的方式来彼此相对地排列。因此，可以改变过孔排列，以得到与组件阻抗相匹配的阻抗。还可以改变过孔排列，以限制在相邻信号导体中的串扰。因此，可以定义过孔排列，以平衡系统的阻抗、串扰和布线密度要求。

公开(公告)号：CN101673885B

公开(公告)日：2012-07-18

申请号：CN200910204069.5

申请日：2005-11-28

Applicant: FCI公司

Inventor： D·莫利昂 ,  S·H·J·塞尔屈 ,  W·海伊维特 ,  J·德格斯特

IPC: H01R12/50 ,  H01R13/6461 ,  H01R13/6473

CPC classification number: H01R13/6471 ,  H01R13/6477 ,  H05K3/3405 ,  H05K3/403 ,  H05K2201/09163 ,  H05K2201/0919 ,  H05K2201/09845 ,  H05K2201/10287 ,  H05K2201/1034

Abstract: 公开了用于定义在基板上的匹配阻抗表面贴装技术基底面的方法，基板是诸如印刷电路板之类的，例如，其适于容纳具有终端引线排列的电组件。这种基底面可以包括导电焊盘(P)的排列和导电过孔(V)的排列。过孔排列可以与焊盘排列不同。可以排列过孔(V)以增加布线密度，同时限制串扰，并在组件与基板之间提供匹配的阻抗。可以改变过孔排列，以在板的一层上实现预期的布线密度。增加布线密度可以减少板的层数，有助于减小电容，并从而增大阻抗。接地过孔(G)和信号过孔(S)可以以影响阻抗的方式来彼此相对地排列。因此，可以改变过孔排列，以得到与组件阻抗相匹配的阻抗。还可以改变过孔排列，以限制在相邻信号导体中的串扰。因此，可以定义过孔排列，以平衡系统的阻抗、串扰和布线密度要求。

公开(公告)号：CN102474984A

公开(公告)日：2012-05-23

申请号：CN201080030936.9

申请日：2010-07-09

Applicant: AT&S奥地利科技及系统技术股份公司

Inventor： R·普拉达 ,  D·德罗费尼克 ,  J·施塔尔 ,  S·格青格 ,  L·马雷利奇

IPC: H05K1/14 ,  H05K1/18 ,  H05K3/36 ,  H05K5/00 ,  H05K3/00

CPC classification number: H05K1/142 ,  H05K1/115 ,  H05K1/185 ,  H05K1/189 ,  H05K3/225 ,  H05K3/368 ,  H05K3/4691 ,  H05K3/4694 ,  H05K2201/0187 ,  H05K2201/09163 ,  H05K2201/09845 ,  H05K2203/1461 ,  Y10T29/49155

Abstract: 制造由至少两个电路板区域构成的电路板的方法中，电路板区域分别包含至少一个传导层和/或至少一个部件或传导构件，要相互连接的电路板区域(20，21，22)在相应的至少一个直接邻接的侧面范围中相互通过耦接或接合而连接，在要相互连接的电路板区域(20，21，22)耦接或接合后，在要相互连接的电路板区域(20，21，22)上设置或敷设电路板的至少一个附加层或覆盖层，附加层被构造为经通孔金属化(23)与集成在要相互连接的电路板区域(20，21，22)中的传导层或部件或构件接触的传导性的层(26)，由此可以提供要相互连接的电路板区域(20，21，22)的简单可靠连接或耦接。还提供由多个电路板区域(20，21，22)构成的电路板。

公开(公告)号：CN102403300A

公开(公告)日：2012-04-04

申请号：CN201110263628.7

申请日：2011-09-02

Applicant: 三星电子株式会社

Inventor： 车遂玄 ,  金靖勋 ,  韩成灿

IPC: H01L23/498 ,  H05K1/11

CPC classification number: H05K1/117 ,  H01L23/13 ,  H01L23/5383 ,  H01L25/0655 ,  H01L2924/0002 ,  H05K2201/09145 ,  H05K2201/09409 ,  H05K2201/09845 ,  H05K2201/1059 ,  H01L2924/00

Abstract: 本发明涉及一种半导体模块及包括该半导体模块的半导体装置。所述半导体模块可包括板、多个半导体芯片、多个第一接头和多个第二接头。所述板可包括芯片区域、第一接头区域和第二接头区域。所述板的第一接头区域可具有沿所述板的厚度方向延伸的第一宽度。第二接头区域可具有比第一宽度小的第二宽度。第二接头区域可设置在第一接头区域之下。所述多个半导体芯片可被安装在所述板的芯片区域中。所述多个第一接头可被设置在第一接头区域中，所述多个第二接头可被设置在第二接头区域中。所述多个第一接头和所述多个第二接头可被构造成将电信号发送到所述多个半导体芯片或者从所述多个半导体芯片接收电信号。

公开(公告)号：CN101785374B

公开(公告)日：2011-12-07

申请号：CN200880104468.8

申请日：2008-07-28

Applicant: 株式会社村田制作所

Inventor： 野宫正人

IPC: H05K3/46 ,  H05K1/11 ,  H05K3/40

CPC classification number: H05K3/403 ,  H01L23/15 ,  H01L23/49805 ,  H01L23/49822 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/09701 ,  H01L2924/19105 ,  H05K1/0306 ,  H05K3/0052 ,  H05K3/4061 ,  H05K3/4611 ,  H05K3/4629 ,  H05K2201/0195 ,  H05K2201/096 ,  H05K2201/09709 ,  H05K2201/09845 ,  H01L2924/00

Abstract: 本发明的目的在于提供一种陶瓷多层基板，该陶瓷多层基板能有效地防止由热而引起的收缩量之差或烧成时的热收缩率之差所引起的端面电极和基板主体之间的裂纹发生。陶瓷多层基板20包括：(a)基板主体(21)，该基板主体(21)由烧结起始温度和烧结结束温度中的至少一个温度不同的第一及第二陶瓷层(22a至22d)、(24a至24e)交替层叠而成，在相邻的至少两层的陶瓷层的端面形成有相互连通的第一凹部；以及，(b)具有导电性的端面电极(28)，该端面电极(28)配置于基板主体(21)的第一凹部中。基板主体(21)在形成有第一凹部的陶瓷层的至少一层中，形成有与第一凹部相连通的、夹在其他的陶瓷层之间的第二凹部。对于第二凹部，将其与端面电极(28)相连接，对其配置有具有导电性的凸起部。

公开(公告)号：CN102202891A

公开(公告)日：2011-09-28

申请号：CN201080003123.0

申请日：2010-02-22

Applicant: 松下电器产业株式会社

Inventor： 阿部成孝 ,  田中哲矢

IPC: B41F15/08 ,  B41F15/12 ,  B41F35/00 ,  H05K3/34

CPC classification number: H05K3/1216 ,  B41F35/005 ,  H05K1/183 ,  H05K3/1225 ,  H05K3/26 ,  H05K3/3484 ,  H05K2201/09845

Abstract: 提供了一种能够成功地清洁针对空穴基板的立体掩模构件的丝网印刷机和一种清洁丝网印刷机的方法。掩模构件(33)设置有作为单独区域的空穴部对应掩模区域(MRC)和平部分对应掩模区域(MRF)，在空穴部对应掩模区域(MRC)中，对应于空穴部电极图案(11dp)的掩模图案(MPC)形成在嵌合到空穴部(CV)中的嵌合部(33a)的底表面上，对应于平部分电极图案(12dp)的掩模图案(MPF)形成在平部分对应掩模区域(MRF)中。清洁装置(37)与空穴部对应掩模区域(MRC)内的嵌合部(33a)的下表面接触以清洁空穴部对应掩模区域(MRC)，并与平部分对应掩模区域(MRF)的下表面接触以清洁平部分对应掩模区域(MRF)。