公开(公告)号：KR1020140038912A

公开(公告)日：2014-03-31

申请号：KR1020130117571

申请日：2013-10-01

Applicant: 삼성전기주식회사

Inventor： 이병화 ,  이교광 ,  박민철 ,  안영규 ,  박상수

IPC: H01G4/30 ,  H01G2/06

Abstract: Provided is a multi-layered ceramic capacitor comprising: a plurality of dielectric layers laminated in a width direction; a first and a second main surfaces facing each other; a ceramic body having a first and a second surfaces facing each other and a first and a second side surface facing each other; a first outputting unit exposed to the first main surface of the ceramic body, formed inside of the ceramic body; a second outputting unit exposed to the second main surface of the ceramic body; a first inner electrode formed apart from the first and second surfaces with a certain distance; a third outputting unit formed apart from the first outputting unit, exposed to the first main surface of the ceramic body; a forth outputting unit formed apart from the second outputting unit, exposed to the second main surface of the ceramic body; an active layer including the second inner electrode apart from the first and second surfaces; a top and a bottom cover layer formed on the first and second side surfaces of the active layer; and a fifth and a sixth outer electrode connected to the first to forth outer electrodes and the second inner electrode connected to the first inner electrode. If the width of the active layer is determined ′AT′, a distance between the first and second outputting units or between the second and forth outputting units is determined ′LG′, LG/AT

Abstract translation: 提供一种多层陶瓷电容器，包括：在宽度方向上层叠的多个电介质层; 第一和第二主表面彼此面对; 陶瓷体，其具有彼此面对的第一和第二表面以及彼此面对的第一和第二侧表面; 第一输出单元，其暴露于陶瓷体的第一主表面，形成在陶瓷体的内部; 第二输出单元，暴露于陶瓷体的第二主表面; 与所述第一和第二表面分开形成一定距离的第一内部电极; 第三输出单元，与第一输出单元分开形成，暴露于陶瓷体的第一主表面; 第四输出单元，与第二输出单元分开形成，暴露于陶瓷体的第二主表面; 活性层，包括除了第一和第二表面之外的第二内部电极; 形成在有源层的第一和第二侧表面上的顶盖和底盖层; 以及连接到第一至第四外部电极的第五和第六外部电极以及连接到第一内部电极的第二内部电极。 如果有效层的宽度被确定为“AT”，则第一和第二输出单元之间或第二和第四输出单元之间的距离被确定为“LG”，则LG / AT <= 0.5被满足。

公开(公告)号：KR101376843B1

公开(公告)日：2014-03-20

申请号：KR1020120136771

申请日：2012-11-29

Applicant: 삼성전기주식회사

Inventor： 안영규 ,  박흥길 ,  김두영 ,  박상수 ,  박민철

IPC: H01G4/12 ,  H01G4/30 ,  H01G2/06

CPC classification number: H01G4/30 ,  H01G2/06 ,  H01G4/005 ,  H01G4/12

Abstract: The present invention provides a multi-layered ceramic capacitor including a ceramic main body on which a plurality of dielectric layers is laminated; an active layer forming a capacity by including a plurality of first and second inner electrodes alternately exposed across the dielectric layer through both cross sections of the ceramic main body; upper and lower cover layers respectively formed on the upper part and the lower part of the active layer; first and second outer electrodes covering both cross sections of the ceramic main body; a plurality of first and second dummy electrodes respectively facing the first and second inner electrodes by being extended from the first and second outer electrodes to the inside in the longitudinal direction, inside the active layer; and a plurality of piezoelectric members which has higher permittivity than the dielectric layer and is formed in the active layer to respectively connect the first inner electrode and the first dummy electrode or the second inner electrode and the second dummy electrode.

Abstract translation: 本发明提供一种多层陶瓷电容器，其包括层叠有多个电介质层的陶瓷主体; 通过包括通过陶瓷主体的两个横截面交替地暴露在电介质层上的多个第一和第二内部电极来形成容量的有源层; 上层和下层分别形成在有源层的上部和下部; 第一和第二外电极覆盖陶瓷主体的两个横截面; 多个第一和第二虚拟电极，分别面对第一和第二内部电极，通过在有源层内部从第一和第二外部电极沿长度方向延伸到内部; 以及多个压电元件，其具有比介电层更高的介电常数，并形成在有源层中，以分别连接第一内部电极和第一虚拟电极或第二内部电极和第二虚拟电极。

公开(公告)号：KR101376839B1

公开(公告)日：2014-03-20

申请号：KR1020120113818

申请日：2012-10-12

Applicant: 삼성전기주식회사

Inventor： 안영규 ,  김두영 ,  이종호 ,  박민철 ,  박상수

IPC: H01G4/12 ,  H01G4/30

CPC classification number: H01G4/232 ,  H01G4/005 ,  H01G4/12 ,  H01G4/30

Abstract: The present invention provides a multilayer ceramic capacitor including: a ceramic main body in which multiple dielectric layers are laminated; multiple first and second internal electrodes which are alternately formed on the multiple dielectric layers, have at least one of first and second groove parts which are not overlapped in at least one side so that first and second margin parts which are not overlapped mutually are arranged on the multiple dielectric layers, and have at least one side exposed through the edge of the dielectric layer; upper and lower cover layers which are respectively formed in the upper and lower parts of the ceramic main body; first and second external electrodes which are formed to be mutually separated in the lower side of the lower cover layer; a first connection electrode which connects the exposure part of the multiple first internal electrodes by being in contact with the outer circumference surface of the multiple second margin parts which are overlapped up and down and is electrically connected with the first external electrode in the lower end part; a second connection electrode which connects the exposure part of the multiple second internal electrodes by being in contact with the outer circumference surface of the multiple first margin parts which are overlapped up and down and is electrically connected with the second external electrode; and an insulating side part which is formed to cover a lateral side in which the first and second internal electrodes of the upper and lower cover layers and the ceramic main body are exposed.

Abstract translation: 本发明提供一种多层陶瓷电容器，其包括：层叠有多个电介质层的陶瓷主体; 交替形成在多个电介质层上的多个第一和第二内部电极具有在至少一个侧面上不重叠的第一和第二沟槽部分中的至少一个，使得不重叠的第一和第二边缘部分布置在 多个电介质层，并且具有通过电介质层的边缘暴露的至少一个侧面; 分别形成在陶瓷主体的上部和下部中的上下盖层; 形成为在下覆盖层的下侧相互分离的第一外部电极和第二外部电极; 第一连接电极，其通过与所述多个第二边缘部分的外周面接触而连接所述多个第一内部电极的所述曝光部分，所述多个第二边缘部分的外周面重叠上下并与所述下端部中的所述第一外部电极电连接 ; 第二连接电极，其通过与所述多个第一边缘部分的外周表面接触而连接所述多个第二内部电极的所述曝光部分，所述多个第一边缘部分的外周表面重叠上下并与所述第二外部电极电连接; 以及绝缘侧部，其形成为覆盖其中暴露上覆盖层和下覆盖层的第一和第二内部电极和陶瓷主体的侧面。

公开(公告)号：KR1020130135060A

公开(公告)日：2013-12-10

申请号：KR1020130050496

申请日：2013-05-06

Applicant: 삼성전기주식회사

Inventor： 안영규 ,  박민철 ,  김두영 ,  박상수

IPC: H01G4/12 ,  H01G4/30 ,  H05K1/18

CPC classification number: H01G4/30 ,  B65B9/04 ,  B65B15/04 ,  H01G2/065 ,  H01G4/012 ,  H01G4/12 ,  H05K1/181 ,  H05K2201/10015

Abstract: According to one embodiment of the present invention, a laminated chip electronic component includes: a ceramic body including internal electrodes and dielectric layers; first and second external electrodes formed to cover both ends of the ceramic body in a length direction; an active layer in which the internal electrodes are disposed to be opposite to each other while having the dielectric layers interposed therebetween to form capacitance; upper and lower cover layers formed on upper and lower parts of the active layer in a thickness direction, the lower cover layer having a thickness greater than that of the upper cover layer; and additional electrode layers disposed regardless of a formation of capacitance within the lower cover layer, wherein when half of a thickness of the ceramic body is defined as A, a thickness of the lower cover layer is defined as B, half of a thickness of the active layer is defined as C, and a thickness of the upper cover layer is defined as D, the thickness (D) of the upper cover layer satisfies a range of D>=4μm and a ratio ((B+C)/A) at which a central part of the active layer deviates from a central part of the ceramic body satisfies a range of 1.069

Abstract translation: 根据本发明的一个实施例，层叠芯片电子部件包括：陶瓷体，其包括内部电极和电介质层; 形成为在长度方向覆盖陶瓷体的两端的第一外部电极和第二外部电极; 其中内部电极被设置为彼此相对而具有介于其间的电介质层以形成电容的有源层; 所述上覆盖层和下覆盖层形成在所述有源层的厚度方向的上部和下部上，所述下覆盖层的厚度大于所述上覆盖层的厚度; 并且不管在下覆盖层内形成电容而设置附加的电极层，其中当陶瓷体的厚度的一半被定义为A时，下覆盖层的厚度被定义为B的厚度的一半 活性层定义为C，上覆盖层的厚度定义为D，上覆盖层的厚度（D）满足D> =4μm的范围，（（B + C）/ A） 其中活性层的中心部分偏离陶瓷体的中心部分满足1.069 <=（B + C）/ A <= 1.763的范围。

公开(公告)号：KR1020130053878A

公开(公告)日：2013-05-24

申请号：KR1020110119576

申请日：2011-11-16

Applicant: 삼성전기주식회사

Inventor： 정해석 ,  박민철 ,  김형준 ,  이병화

IPC: H01G4/12 ,  H01G4/30

CPC classification number: H01G4/005 ,  H01G4/012 ,  H01G4/12 ,  H01G4/232 ,  H01G4/30

Abstract: PURPOSE: A multi-layered ceramic electronic component and a manufacturing method of the same are provided to adjust the size of an external electrode, thereby enhancing fixing intensity. CONSTITUTION: A ceramic body(10) includes multiple dielectric layers. First and second internal electrodes are formed on at least one surface of the dielectric layer. The first and the second internal electrodes are exposed through one surface of the ceramic body. First and second external electrodes(31,32) are formed on the surface of the ceramic body. The first and the second external electrodes are electrically connected to each of the first and the second internal electrodes.

Abstract translation: 目的：提供一种多层陶瓷电子部件及其制造方法，以调节外部电极的尺寸，从而提高定影强度。 构成：陶瓷体（10）包括多个电介质层。 第一和第二内部电极形成在电介质层的至少一个表面上。 第一和第二内部电极通过陶瓷体的一个表面露出。 第一和第二外部电极（31,32）形成在陶瓷体的表面上。 第一和第二外部电极电连接到第一和第二内部电极中的每一个。

公开(公告)号：KR101004878B1

公开(公告)日：2010-12-28

申请号：KR1020080042524

申请日：2008-05-07

Applicant: 삼성전기주식회사

Inventor： 이병화 ,  위성권 ,  신혁수 ,  박동석 ,  박상수 ,  박민철

IPC: H01F27/00

Abstract: 본 발명의 일 양태에 따른 적층형 인덕터는, 복수의 절연체층이 적층된 본체와; 상기 본체의 대향하는 양 측면에 형성된 복수의 외부 연결 전극과; 상기 본체 내에서 상기 절연체층 상에 형성되고, 상기 외부 연결 전극에 의해 연결되어 코일 구조를 형성하는 복수의 내부 도체 패턴과; 상기 본체의 양 단부면에 형성되어 상기 코일 구조의 양단에 각각 연결된 제1 및 제2 단자 전극;을 포함한다.
적층형 인덕터, 코일

公开(公告)号：KR100925628B1

公开(公告)日：2009-11-06

申请号：KR1020080021310

申请日：2008-03-07

Applicant: 삼성전기주식회사

Inventor： 이병화 ,  위성권 ,  정해석 ,  박동석 ,  박상수 ,  박민철

IPC: H01G4/30 ,  H01G4/12

CPC classification number: H01G4/012 ,  H01G4/232 ,  H01G4/30

Abstract: 본 발명의 일 양태에 따른 적층형 칩 커패시터는, 복수의 유전체층의 적층에 의해 형성되고 제1 및 제2 측면(first and second side faces)과 제1 및 제2 단면(first and second end faces)을 갖는 커패시터 본체와; 상기 제1 및 제2 측면 각각에서 이종 극성의 외부 전극이 서로 교대하도록 배치된 복수의 외부 전극과; 각각 상기 커패시터 본체의 외면으로 인출되어 상기 외부 전극에 접속된 1개 또는 2개의 리드를 갖는 복수의 내부 전극;을 포함한다. 적층 방향으로 인접한 이종 극성의 내부 전극의 리드간 수평 거리는 상기 커패시터 본체의 동일 측면에 배치된 인접한 이종 극성의 외부 전극간 피치보다 더 크다. 상기 내부 전극들 내에 형성되는 전류 흐름은 상기 내부 전극의 장변방향 및 단변방향 중 적어도 하나의 방향에 있어서 역방향 성분을 갖거나 서로 수직이다.
적층형 칩 커패시터, 등가직렬 저항, 등가직렬 인덕턴스

Abstract translation: 根据本发明的一个方面的叠层片式电容器是通过堆叠多个介电层并且具有第一和第二侧面以及第一和第二端面 电容器体; 多个外部电极，布置在第一和第二侧上，使得不同极性的外部电极彼此交替; 以及多个内部电极，每个内部电极具有一个或两个引出到电容器主体的外表面并连接到外部电极的引线。 在堆叠方向上彼此相邻的不同极性的内部电极的引线之间的水平距离大于布置在电容器本体的相同侧上的相邻不同极性的外部电极之间的间距。 在内部电极中形成的电流在内部电极的长边方向和短边方向中的至少一个方向上具有逆向分量或者彼此垂直。

公开(公告)号：KR100925603B1

公开(公告)日：2009-11-06

申请号：KR1020070098300

申请日：2007-09-28

Applicant: 삼성전기주식회사

Inventor： 이병화 ,  위성권 ,  박상수 ,  박민철 ,  박동석 ,  정해석

IPC: H01G4/30

CPC classification number: H01G4/232 ,  H01G4/012 ,  H01G4/30

Abstract: 적층형 캐패시터는, 복수의 유전체층이 적층되어 형성된 캐패시터 본체를 갖는다. 복수의 제1 및 제2 내부 전극은 상기 본체 내에서 상기 유전체층을 사이에 두고 서로 다른 극성의 내부 전극이 서로 대향하도록 교대로 배치되며, 복수의 제1 및 제2 외부 전극은 상기 캐패시터 본체의 표면에 제공된다. 또한, 적어도 일 극성의 내부 연결도체를 포함한다.
상기 내부 연결도체는 동일한 극성의 외부 전극에 각각 연결되며, 상기 내부 연결도체와 동일한 극성의 내부 전극은 적어도 하나의 내부 전극을 포함하는 복수의 그룹으로 구분된다. 또한, 상기 각 그룹의 내부 전극은 동일한 극성의 외부 전극 중 서로 다른 외부 전극에 연결되어 그 연결된 외부 전극을 통해 상기 내부 연결도체에 전기적으로 연결된다.
적층형 칩 캐패시터(MLCC), ESR, ESL

Abstract translation: 堆叠电容器具有通过堆叠多个介电层而形成的电容器主体。 多个第一和第二内部电极的表面是跨越所述电介质层交替地配置，使得所述另一极性彼此相反的每个内电极，多个第一和第二外部电极的具有主体，其中，所述在所述电容器主体 它提供了。 它还包括至少一个极性内部连接导体。

公开(公告)号：KR1020090105778A

公开(公告)日：2009-10-07

申请号：KR1020080056543

申请日：2008-06-16

Applicant: 삼성전기주식회사

Inventor： 이병화 ,  위성권 ,  정해석 ,  박동석 ,  박상수 ,  박민철

IPC: H01G4/30

Abstract: PURPOSE: A multilayer chip capacitor, a mother board device including the same, and a power distribution network are provided to reduce the number of decoupling capacitors used in a digital switching circuit. CONSTITUTION: A multilayer chip capacitor includes a capacitor body, and first to fourth external electrodes. The capacitor body has a structure stacked with a plurality of dielectric layers(110a). The capacitor body includes a first capacitor(CR1) and a second capacitor(CR2). The first to fourth external electrodes are formed in the sides of the capacitor body. The first and third external electrodes have the same polarity. The second and fourth external electrodes have the polarity different from the first external electrode.

Abstract translation: 目的：提供一种多层片状电容器，包含该多层片式电容器的母板装置和配电网络，以减少在数字开关电路中使用的去耦电容器的数量。 构成：多层片状电容器包括电容器本体和第一至第四外部电极。 电容器主体具有堆叠有多个电介质层（110a）的结构。 电容器主体包括第一电容器（CR1）和第二电容器（CR2）。 第一至第四外部电极形成在电容器主体的侧面。 第一和第三外部电极具有相同的极性。 第二和第四外部电极具有与第一外部电极不同的极性。

公开(公告)号：KR100916476B1

公开(公告)日：2009-09-08

申请号：KR1020070123801

申请日：2007-11-30

Applicant: 삼성전기주식회사

Inventor： 이병화 ,  위성권 ,  정해석 ,  박동석 ,  박상수 ,  박민철

IPC: H01G4/30 ,  H05K1/16

CPC classification number: H05K1/0231 ,  H01G4/005 ,  H01G4/232 ,  H01G4/385 ,  H05K2201/09481 ,  H05K2201/10015 ,  H05K2201/10636 ,  Y02P70/611

Abstract: 본 발명의 일 양태에 따른 적층형 칩 커패시터는, 복수의 유전체층이 적층된 적층구조를 갖고, 적층 방향을 따라 배열된 제1 커패시터부와 제2 커패시터부를 포함하는 커패시터 본체; 상기 커패시터 본체의 측면들 상에 형성된 적어도 하나의 제1 내지 제4 외부 전극 - 상기 제1 및 제3 외부 전극은 서로 동일한 극성을 갖고, 제2 및 제4 외부 전극은 서로 동일 극성을 갖되 상기 제1 외부 전극의 극성과는 다른 극성을 가짐 - ; 및 상기 커패시터 본체의 외면 상에 형성되고, 상기 제1 외부 전극과 제3 외부 전극을 서로 연결하거나 상기 제2 외부 전극과 제4 외부 전극을 서로 연결하는 적어도 하나의 연결 도체 라인;을 포함한다.
적층형 칩 커패시터, 등가직렬 저항