公开(公告)号：KR1020170116533A

公开(公告)日：2017-10-19

申请号：KR1020160044421

申请日：2016-04-11

Applicant: 삼성전자주식회사

Inventor： 박현희 ,  김성오 ,  이용만 ,  김재문 ,  장슬기 ,  전형주 ,  최종범 ,  이정준 ,  임성준 ,  김광태 ,  김수형 ,  염동현 ,  이기혁

IPC: H04N9/093 ,  H04N9/64 ,  H04N5/225 ,  H04N5/232

CPC classification number: H04N5/225 ,  H04N5/232 ,  H04N9/093 ,  H04N9/64 ,  H04N9/73

Abstract: 촬영장치가개시된다. 일실시예에의한촬영장치에있어서, 제 1 이미지센서; 제 2 이미지센서; 및상기제 1 이미지센서및 상기제 2 이미지센서와기능적으로연결된프로세서를포함하고, 하나의프로세서는, 상기제 1 이미지센서를이용하여, 제 1 픽셀, 상기제 1 픽셀에인접한제 2 픽셀, 및상기제 2 픽셀과상기제 1 픽셀이인접한부분과다른부분에서상기제 2 픽셀과인접한제 3 픽셀을포함하는제 1 이미지를획득하고; 상기제 2 이미지센서를이용하여, 상기제1 픽셀의위치에기반하여연관된제 4 픽셀, 및상기제 4 픽셀과인접하며, 상기제2 픽셀의위치에기반하여연관된제 5 픽셀을포함하는제 2 이미지를획득하고; 상기제 1 픽셀과상기제 2 픽셀간휘도의차이가지정된범위에속하는지확인하고; 및상기제 1 픽셀과상기제 2 픽셀간휘도의차이가지정된범위에속하는경우, 상기제 4 픽셀의색상정보에적어도기반하여상기제 5 픽셀에해당하는색상정보를생성하도록설정될수 있다.

Abstract translation: 公开了一种拍摄装置。 根据实施例的摄影设备包括：第一图像传感器; 第二图像传感器; 和第一图像传感器和所述第二图像，并且一个传感器在功能上与一个处理器，一个处理器连接，使用所述第一图像传感器，所述第一像素，第二像素相邻的第一像素，和 在与所述第一像素的相邻部分不同的部分处获得包括与所述第二像素相邻的第二像素和第三像素的第一图像; 使用第二图像传感器，并且所述第二包含在第一权利要求中的1个像素的4个像素的位置的基础上相关联，并且邻近于所述第四像素，所述第二像素5的像素的位置的基础上，相关联的 获取图像; 确定第一像素和第二像素之间的亮度差是否落入指定范围内; 并且它可以被设置在所述第一像素和亮度到指定范围之间的第二像素之间的差，至少基于所述第四像素的颜色信息，以生成用于第五像素的颜色信息。

公开(公告)号：KR1020130089463A

公开(公告)日：2013-08-12

申请号：KR1020120010846

申请日：2012-02-02

Applicant: 삼성전자주식회사

Inventor： 이정준

IPC: G06F19/10

CPC classification number: G06F19/20 ,  G06F19/24

Abstract: PURPOSE: Method and device generating a gene expression profile using statistical analysis are provided to obtain an accurate and efficient gene expression profile by classifying a phenotype of a biological sample into sub groups according to a specific criterion and by generating a gene expression profile of the biological sample based on the classified sub group. CONSTITUTION: A data reception unit (110) receives confounded results of biological samples under specific condition and results of the biological samples mixed with the probes. A phenotype analysis unit (111) classifies phenotype of the biological samples according to the confounded results into a sub group. A gene expression analysis unit (112) analyzes gene expression data of the biological samples based on the hybridization results. A profile generation unit (113) generates a gene expression profile using the distribution of the sub group and the gene expression data. [Reference numerals] (10) Gene expression profile generating device; (110) Data reception unit; (111) Phenotype analysis unit; (112) Gene expression analysis unit; (113) Profile generation unit

Abstract translation: 目的：提供使用统计分析产生基因表达谱的方法和装置，以通过根据特定标准将生物样品的表型分类为亚组，并通过产生生物学的基因表达谱来获得准确和有效的基因表达谱 基于分类子组的样本。 构成：数据接收单元（110）在特定条件下接收生物样品的混杂结果，并且与探针混合的生物样品的结果。 表型分析单元（111）根据混杂结果将生物样品的表型分类为亚组。 基因表达分析单元（112）基于杂交结果分析生物样品的基因表达数据。 轮廓生成单元（113）使用子群的分布和基因表达数据生成基因表达谱。 （10）基因表达谱生成装置; （110）数据接收单元; （111）表型分析单位; （112）基因表达分析单位; （113）轮廓生成单元

公开(公告)号：KR1020120009556A

公开(公告)日：2012-02-02

申请号：KR1020100069409

申请日：2010-07-19

Applicant: 삼성전자주식회사

Inventor： 박성주 ,  이제은 ,  이정준 ,  김양기 ,  김경선

IPC: G11C11/4074 ,  G11C11/4093 ,  G11C11/4091

CPC classification number: G11C7/1078 ,  G11C7/1084 ,  G11C8/06

Abstract: PURPOSE: A receiving device, a semiconductor memory device including the same, and a memory module are provided to improve a signal integrity by controlling a voltage level of a data signal. CONSTITUTION: A first buffer unit(1100) changes resistance of a variable resistor unit. The first buffer unit controls a voltage level of a data signal and a reference voltage signal. The first buffer unit generates an inner data signal and an inner reference voltage signal. A second buffer unit(1200) compares the inner data signal with the inner reference voltage signal and amplifies the voltage level of the inner data signal. The second buffer unit generates an input data signal.

Abstract translation: 目的：提供接收装置，包括该接收装置的半导体存储装置和存储器模块，以通过控制数据信号的电压电平来提高信号完整性。 构成：第一缓冲单元（1100）改变可变电阻器单元的电阻。 第一缓冲单元控制数据信号和参考电压信号的电压电平。 第一缓冲单元产生内部数据信号和内部参考电压信号。 第二缓冲单元（1200）将内部数据信号与内部参考电压信号进行比较，并放大内部数据信号的电压电平。 第二缓冲单元生成输入数据信号。

公开(公告)号：KR1020110100465A

公开(公告)日：2011-09-14

申请号：KR1020100019483

申请日：2010-03-04

Applicant: 삼성전자주식회사

Inventor： 조범식 ,  이정준

IPC: G06F12/16 ,  G06F11/07 ,  G06F1/08 ,  G06F13/10

CPC classification number: G06F11/00

Abstract: 시스템 멈춤을 방지할 수 있는 메모리 시스템을 공개한다. 본 발명명의 메모리 시스템은 에러 카운터를 구비하는 에러 검출 회로를 구비하고, 에러 카운터에서 판단되는 비트 에러율이 기준 비트 에러율에 도달하면, 메모리 시스템의 동작 속도, 동작 전압을 조절하여 메모리 시스템의 온도를 낮추거나, 데이터 트레이닝 및 임피던스 매칭 동작을 다시 수행하도록 하여 비트 에러율을 낮춘다. 또한 데이터 스윙폭을 조절하여 비트 에러율을 낮춘다. 따라서 시스템 멈춤을 방지한다.

公开(公告)号：KR1020070013088A

公开(公告)日：2007-01-30

申请号：KR1020050067448

申请日：2005-07-25

Applicant: 삼성전자주식회사

Inventor： 박성주 ,  이재준 ,  소병세 ,  이정준

IPC: H05K1/11

CPC classification number: H05K1/115 ,  H05K1/0237 ,  H05K3/0047 ,  H05K3/403 ,  H05K3/429 ,  H05K2201/09236 ,  H05K2201/09536 ,  H05K2201/09645 ,  H05K2203/1476

Abstract: A circuit board and a method of manufacturing the same are provided to reduce an entire area of a via hole in the circuit board by connecting plural wiring positioned on upper and lower portions. A circuit board includes a dielectric substrate(110), and a first via structure having a first via-hole(131) formed through the dielectric substrate and plural first via formed on an inner wall of the first via-hole and connecting plural patterns positioned on upper and lower surfaces of the dielectric substrate. The first via-hole has plural first sub via-holes, in which the first sub via-holes are formed to overlap one another. The first sub via-holes have a first central sub via-hole and plural first offset sub via-holes that overlap the first central sub via-hole.

Abstract translation: 提供电路板及其制造方法，通过连接位于上部和下部的多个布线来减小电路板中的通孔的整个面积。 电路板包括电介质基片（110）和第一通孔结构，该第一通孔结构具有通过电介质基片形成的第一通孔（131）和形成在第一通孔的内壁上的多个第一通孔， 在电介质基板的上表面和下表面上。 第一通孔具有多个第一子通孔，其中第一子通孔形成为彼此重叠。 第一子通孔具有第一中心子通孔和与第一中心副通孔重叠的多个第一偏移子通孔。

公开(公告)号：KR1020060019064A

公开(公告)日：2006-03-03

申请号：KR1020040067524

申请日：2004-08-26

Applicant: 삼성전자주식회사

Inventor： 박성주 ,  소병세 ,  이정준

IPC: H01L23/50

CPC classification number: H01L2224/10 ,  H01L2224/48091 ,  H01L2224/73215 ,  H01L2924/15311 ,  H01L2924/00014

Abstract: 미러링 가능한 볼 그리드 어레이 패키지(Ball Grid Array package; 이하 'BGA 패키지')가 제공된다. 상기 미러링 가능한 BGA 패키지는 클럭 신호를 입출력하며 일렬로 배열된 제1 숄더볼 그룹, 비클럭 신호를 입출력하는 상기 제1 솔더볼 그룹의 주변에 배열된 제2 숄더볼 그룹을 포함하고 미러링 형태로 적층 가능하다.
또한, 미러링 가능한 볼 그리드 어레이 패키지를 포함한 메모리 모듈이 제공된다.
BGA 패키지, 메모리 모듈, 어드레스 신호, 제어 신호

公开(公告)号：KR100541544B1

公开(公告)日：2006-01-10

申请号：KR1020030028703

申请日：2003-05-06

Applicant: 삼성전자주식회사

Inventor： 소병세 ,  이정준 ,  이재준 ,  윤칠남 ,  박성주

IPC: G06F12/00

CPC classification number: G06F13/4086

Abstract: 본 발명은 메모리 시스템에 관한 것으로, 데이터를 전송하는 메모리 버스, 메모리 버스에 직렬로 연결된 반도체 메모리 장치가 부착된 복수의 메모리 모듈, 메모리 버스의 일측에 연결되어 복수의 메모리 모듈을 제어하는 메모리 컨트롤러, 및 복수의 메모리 모듈 중 메모리 컨트롤러에 가장 가까운 위치에 있는 메모리 모듈과 메모리 컨트롤러 사이에 위치하고 메모리 버스에 연결된 더미 스텁으로 구성되어 있다. 본 발명에 따른 메모리 시스템은 더미 스텁 또는 더미 모듈을 구비함으로써 메모리 시스템의 신호 충실도를 향상시킬 수 있고, 동작속도의 저하 없이 메모리 컨트롤러에 연결하여 사용할 수 있는 부하의 수를 증가시킬 수 있다.

公开(公告)号：KR100500452B1

公开(公告)日：2005-07-12

申请号：KR1020030040411

申请日：2003-06-20

Applicant: 삼성전자주식회사

Inventor： 박성주 ,  소병세 ,  이정준

IPC: H01L21/60

CPC classification number: H05K1/0268 ,  G01R1/0483 ,  G01R31/31905 ,  G11C29/48 ,  G11C2029/5602 ,  H01L2224/48091 ,  H01L2224/859 ,  H01L2924/15311 ,  H01L2924/3011 ,  H05K1/111 ,  H05K2201/10734 ,  H01L2924/00014

Abstract: 모듈 기판 상에 실장된 볼 그리드 어레이 패키지(BGA패키지)검사장치 및 그 검사방법을 개시한다. 이러한 BGA패키지 검사장치는 테스트를 하기 위한 신호라인이 패키지용테스트신호라인과 기판용테스트신호라인으로 구성되고, 그 패키지용테스트신호라인 및 기판용테스트신호라인은 접속장치에 의해 분리 또는 연결되도록 구성된다. 이와 같은 구성에 의해 실제 메모리모듈을 구동할 경우 테스트신호라인이 스텁(STUB)으로 작용하는 것을 줄이는 이점이 있다.

公开(公告)号：KR100355223B1

公开(公告)日：2002-10-09

申请号：KR1019990000171

申请日：1999-01-07

Applicant: 삼성전자주식회사

Inventor： 김종렬 ,  이정준 ,  강복문

IPC: H01L25/00

CPC classification number: H05K1/144 ,  G11C5/04 ,  H01R12/721 ,  H05K1/117 ,  H05K2201/09163 ,  H05K2201/0919

Abstract: 본발명은멀티인라인메모리모듈및 그와결합되는전자부품소켓에관한것으로서, 프린트회로기판; 상기프린트회로기판의일측면에형성되며각각제1면과제2면을갖는적어도 2개의돌출부들; 및상기제1면들과상기제2면들에형성된적어도 3개의핀 블록들을구비함으로써메모리모듈의크기가커지지않으면서도많은핀들을구비할수 있다.

公开(公告)号：KR1020000018572A

公开(公告)日：2000-04-06

申请号：KR1019980036217

申请日：1998-09-03

Applicant: 삼성전자주식회사

Inventor： 이정준

IPC: H01R12/71

CPC classification number: H05K7/1431 ,  H01R12/721 ,  H05K1/0295 ,  H05K1/117 ,  H05K2201/09954 ,  H05K2201/10159

Abstract: PURPOSE: A memory module and a socket are provided to have a terminal for connecting with the outside on a wide side as well as a length side thereof, and mount the memory module thereon. CONSTITUTION: A memory module has a plurality of semiconductor memory device(13)mounted on a module PCB(Printed Circuit Board)(11) and a terminal for connecting with the outside on either a wide side or a length side of the module PCB. A power line and a ground wire are connected through the wide side terminal with the memory device. A plurality of address lines are also connected through the wide side terminal with the memory device. A socket comprises a longitudinal inserting portion in which a longitudinal terminal of the memory module is inserted, at least a lateral inserting portion in which a lateral terminal of the memory module is inserted. The lateral inserting portion is a flexible circuit carrier. Thereby, a crosstalk and a reflection which are generated in a complicate wire are reduced.

Abstract translation: 目的：提供存储器模块和插座，以在宽侧及其长度侧上具有用于与外部连接的端子，并且在其上安装存储器模块。 构成：存储模块具有安装在模块PCB（印刷电路板）（11）上的多个半导体存储器件（13）和用于在模块PCB的宽侧或长度侧与外部连接的端子。 电源线和接地线通过宽侧端子与存储器件连接。 多个地址线也通过宽侧端子与存储器件连接。 插座包括插入存储器模块的纵向端子的纵向插入部分，至少插入存储器模块的侧面端子的横向插入部分。 横向插入部分是柔性电路载体。 由此，减少了在复杂的线中产生的串扰和反射。