公开(公告)号：KR1020040003922A

公开(公告)日：2004-01-13

申请号：KR1020020038752

申请日：2002-07-04

Applicant: 삼성전자주식회사

Inventor： 유영섭 ,  임헌형 ,  김봉현 ,  이우성 ,  형용우

IPC: H01L21/8247

Abstract: PURPOSE: A method for manufacturing a gate electrode of a non-volatile memory device is provided to be capable of reducing the thickness increasing phenomenon of an interlayer dielectric. CONSTITUTION: A gate electrode structure is formed at the upper portion of a semiconductor substrate(100), wherein the semiconductor substrate includes a tunnel oxide layer(102). At this time, the gate electrode structure includes the first conductive pattern(104a), an interlayer dielectric pattern(112a), and the second conductive pattern(114a). An oxide layer(122b) is formed at the outer surface of the semiconductor substrate and the gate electrode structure by carrying out the first oxidation process at the resultant structure at the temperature of 600 °C, or less. Then, the second oxidation process is carried out at the resultant structure under oxygen and nitrogen gas atmosphere.

Abstract translation: 目的：提供一种用于制造非易失性存储器件的栅电极的方法，以能够减小层间电介质的厚度增加现象。 构成：在半导体衬底（100）的上部形成栅电极结构，其中半导体衬底包括隧道氧化物层（102）。 此时，栅电极结构包括第一导电图案（104a），层间电介质图案（112a）和第二导电图案（114a）。 通过在600℃以下的温度下对所得结构进行第一氧化处理，在半导体基板的外表面和栅电极结构上形成氧化物层（122b）。 然后，在氧气和氮气气氛下，在所得结构下进行第二次氧化处理。

公开(公告)号：KR1019990026081A

公开(公告)日：1999-04-15

申请号：KR1019970048056

申请日：1997-09-22

Applicant: 삼성전자주식회사

Inventor： 임헌형 ,  안재영 ,  안승준

IPC: H01L21/336

Abstract: 인시튜(
in-situ )로 불순물이 도핑된 폴리실리콘막을 사용하는 게이트 전극 형성 방법에 관하여 개시한다. 본 발명의 게이트 전극 형성 방법에서는 게이트 절연막이 형성된 반도체 기판상에 소정의 소스 가스를 공급하면서 LPCVD(low Pressure Chemical Vapor Deposition) 방법에 의하여 폴리실리콘막을 형성하는 단계를 포함한다. 여기서, 상기 소스 가스는 상기 폴리실리콘막 내에 인시튜(
in-situ )로 불순물 이온을 주입하기 위하여 이온 주입용 불순물을 포함하고, 상기 폴리실리콘막 형성 단계는 550 ∼ 680℃의 온도 및 200 ∼ 400mTorr의 압력하에서 행한다. 상기 소스 가스는 SiH
4 및 PH
3 를 포함한다.

公开(公告)号：KR1019980073440A

公开(公告)日：1998-11-05

申请号：KR1019970008711

申请日：1997-03-14

Applicant: 삼성전자주식회사

Inventor： 임헌형

IPC: H01L21/31

Abstract: 본 발명의 고온 산화막(high temperature oxide) 형성방법은 반도체 기판이 장착된 챔버에 미리 가열된 N
2 O가스를 주입하는 단계와, 상기 챔버에 Si
2 H
6 가스를 주입하는 단계와, 상기 주입된 N
2 O가스와 Si
2 H
6 가스를 반응시켜 상기 반도체 기판 상에 고온 산화막을 형성한다. 이에 다라, 본 발명은 분해온도가 낮은 Si
2 H
6 가스를 채용함으로써 반응온도를 낮추어 열이력을 감소시킬 수 있다.

公开(公告)号：KR101964132B1

公开(公告)日：2019-04-01

申请号：KR1020120114307

申请日：2012-10-15

Applicant: 삼성전자주식회사

Inventor： 김정환 ,  김성길 ,  김홍석 ,  연국현 ,  임헌형

IPC: H01L21/8247 ,  H01L27/115

公开(公告)号：KR101906167B1

公开(公告)日：2018-10-12

申请号：KR1020110110672

申请日：2011-10-27

Applicant: 삼성전자주식회사

Inventor： 김홍석 ,  김용석 ,  임헌형 ,  황기현

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L21/28273 ,  H01L27/11521 ,  H01L29/42336 ,  H01L29/66825 ,  H01L29/7881

Abstract: 비휘발성메모리장치및 그제조방법이제공된다. 상기비휘발성메모리장치는기판상에형성되고상면과측면을포함하는플로팅게이트, 상기플로팅게이트의상면상에형성된제1 하부차단막과, 상기플로팅게이트의측면상에상기제1 하부차단막보다두께가얇은제2 하부차단막을포함하는하부차단막, 상기하부차단막상에형성된게이트간절연막, 및상기게이트간절연막상에형성된컨트롤게이트를포함한다.

公开(公告)号：KR101789592B1

公开(公告)日：2017-10-25

申请号：KR1020100110209

申请日：2010-11-08

Applicant: 삼성전자주식회사

Inventor： 노진태 ,  임헌형 ,  황기현 ,  김진균 ,  양상렬

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L27/1157 ,  H01L27/10855 ,  H01L27/11582

Abstract: 기판상에희생막및 상기희생막과서로다른물질을포함하는층간절연막을교대로반복적으로적층한다. 층간절연막들및 희생막들을관통하여기판상면일부를노출시키는홀을형성한다. 홀내벽상에제1 실리콘소스가스를사용하여씨드막을형성한다. 씨드막을성장시켜홀 내부에폴리실리콘채널을형성한다. 희생막들을제거하여층간절연막들의사이에개구부들을형성한다. 각개구부들내부에게이트구조물을형성한다. 고분자량을갖는제1 실리콘소스가스를사용하여이종의막질상에균일한폴리실리콘채널을형성할수 있다.

Abstract translation: 包含与牺牲层不同的材料的牺牲层和层间绝缘层交替且重复地层叠在衬底上。 通过层间绝缘膜和牺牲膜暴露衬底上表面的一部分的孔。 通过在孔的内壁上使用第一硅源气体形成种子膜。 种子膜生长以在孔中形成多晶硅沟道。 去除牺牲膜以在层间绝缘膜之间形成开口。 在每个开口中形成栅极结构。 通过使用具有高分子量的第一硅源气体，可以在不同种类的膜上形成均匀的多晶硅沟道。

公开(公告)号：KR1020160112074A

公开(公告)日：2016-09-28

申请号：KR1020150036839

申请日：2015-03-17

Applicant: 삼성전자주식회사

Inventor： 최지훈 ,  임승현 ,  김성길 ,  김홍석 ,  임헌형 ,  심현준

IPC: H01L27/115

CPC classification number: H01L27/11582 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11521 ,  H01L27/11541 ,  H01L27/11551 ,  H01L2924/1443

Abstract: 본발명의실시예들에따른반도체메모리장치는기판상에수직으로적층된게이트전극들을포함하는적층구조체, 상기적층구조체를수직으로관통하며, 상기적층구조체의일 측벽에배치되는수직절연구조체, 상기수직절연구조체의측벽상에배치된수직채널부, 및상기적층구조체의타측에배치되며, 상기기판내에형성된공통소오스영역을포함하되, 상기수직채널부의하부영역의측벽은돌출되어, 상기수직절연구조체와접촉할수 있다.

Abstract translation: 根据本发明的实施例，半导体存储器件包括：堆叠结构，其包括在垂直方向上堆叠在基板上的栅电极; 纵向隔离结构，沿垂直方向贯穿堆叠结构，并设置在堆叠结构的一侧的壁上; 设置在所述垂直绝缘结构的侧壁上的垂直通道单元; 以及设置在层叠结构的另一侧并形成在基板中的公共源极区域。 垂直通道单元的下部区域的侧壁突出以与垂直绝缘结构接触。

公开(公告)号：KR1020150070746A

公开(公告)日：2015-06-25

申请号：KR1020130157320

申请日：2013-12-17

Applicant: 삼성전자주식회사

Inventor： 김정환 ,  안재영 ,  양한빛 ,  임헌형

IPC: H01L27/115

CPC classification number: H01L27/11551

Abstract: 본발명은 3차원반도체메모리장치및 그제조방법에관한것으로, 기판상에희생막들및 절연막들을번갈아반복적으로적층하여박막구조체를형성하는것, 상기박막구조체를관통하여상기기판을노출하는채널홀을형성하는것, 상기채널홀에노출된상기희생막들을표면처리하는것, 상기채널홀 내에채널구조체를형성하는것, 상기채널구조체와이격되어상기박막구조체를관통하는트렌치를형성하는것 및상기트렌치에노출된상기희생막들을게이트패턴들로교체하는것을포함하는 3차원반도체메모리장치의제조방법을제공한다.

Abstract translation: 本发明涉及一种三维半导体存储器件及其制造方法。 制造三维半导体存储器件的方法包括以下步骤：通过交替重复地在衬底上堆叠牺牲膜和绝缘膜来形成薄膜结构; 形成通过穿透薄膜结构使基板曝光的通道孔; 处理暴露在通道孔上的牺牲膜的表面处理; 在通道孔内形成通道结构; 形成与所述通道结构间隔开的沟槽，所述槽穿透所述薄膜结构; 并用栅极图案代替在沟槽中暴露的牺牲膜。

公开(公告)号：KR1020150048553A

公开(公告)日：2015-05-07

申请号：KR1020130128773

申请日：2013-10-28

Applicant: 삼성전자주식회사

Inventor： 남필욱 ,  양준규 ,  안재영 ,  유동철 ,  임헌형 ,  황기현

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11582 ,  H01L27/11524 ,  H01L27/11575 ,  H01L29/66666 ,  H01L29/66833 ,  H01L29/7926 ,  H01L21/28282 ,  H01L21/76205 ,  H01L21/823487 ,  H01L27/2463

Abstract: 본발명의기술적사상은몰드높이를줄이는동시에미스-얼라인을최소화하여, 고집적화되고신뢰성이향상된수직형비휘발성메모리소자및 그제조방법을제공한다. 그수직형비휘발성메모리소자는블록단위로셀 영역이정의된기판; 상기셀 영역내의상기기판상으로수직신장하여형성되고서로이격되어있는복수의수직채널구조; 및상기셀 영역내의상기기판상으로상기수직채널구조의측벽을따라서교대로적층되되, 메탈막및 메탈실리사이드막중 적어도하나를구비한복수의게이트전극및 복수의층간절연막;을포함하고, 상기셀 영역은상기복수의게이트전극이상기기판에대해수평으로연장되어수직콘택을통해워드라인으로연결되는연결영역, 및상기셀 영역의최외곽으로상기수직채널구조들이배치되는더미영역을구비하고, 상기더미영역의상기수직채널구조들중 적어도하나의측벽상에상기복수의게이트전극중 적어도하나에대응하여폴리실리콘막이형성된다.

Abstract translation: 提供一种垂直非易失性存储器件，其通过降低模具的高度和同时最小化不对准而具有高密度和增强的可靠性及其制造方法。 垂直非易失性存储器件包括：基板，其中基于块单元限定单元区域; 通过在细胞区域内的表面上垂直生长并彼此间隔开形成的多个垂直通道结构; 以及多个栅电极和层间电介质，其沿着垂直沟道结构的侧壁交替堆叠在电池区域内的衬底上，并且具有至少一个来自金属膜和金属硅化物层。 单元区域具有连接区域，其中栅极电极水平延伸到基板并且通过垂直接触与字线连接，并且其中垂直通道结构布置在最外侧单元区域上的虚拟区域。 响应于栅电极中的至少一个，在虚拟区域中的垂直沟道结构中的至少一个的侧壁上形成多晶硅膜。

公开(公告)号：KR1020140133983A

公开(公告)日：2014-11-21

申请号：KR1020130053509

申请日：2013-05-13

Applicant: 삼성전자주식회사

Inventor： 김정환 ,  양준규 ,  임헌형 ,  최재호 ,  황기현

IPC: H01L21/764 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7926 ,  H01L21/28282 ,  H01L27/11582 ,  H01L29/66833 ,  H01L29/7889 ,  H01L27/11556 ,  H01L29/515

Abstract: 반도체 소자의 제조 방법이 개시된다. 상기 반도체 소자의 제조 방법에 있어서, 기판 상에 제1 방향으로 서로 이격된 복수 개의 게이트 구조물들을 형성한다. 실란(SiH
4 )가스를 이용하는 화학기상증착(CVD) 공정을 수행하여, 인접하는 상기 게이트 구조물들 사이에 위치하는 에어 갭(air gap)을 둘러싸는 절연막 패턴을 형성한다. 상기 제1 방향으로 상기 에어 갭의 폭은 상기 제1 방향으로 상기 인접하는 게이트 구조물들 사이의 거리의 65% 이상이고, 70% 이하이다.

Abstract translation: 公开了一种制造半导体器件的方法。 在半导体器件的制造方法中，形成有在基板上沿第一方向彼此分离的多个栅极结构。 形成绝缘层图案，其通过使用硅烷（SiH 4）气体进行化学气相沉积（CVD）的工艺来封闭位于相邻栅极结构之间的气隙。 第一方向上的气隙的宽度为65％以上，相邻的栅极结构之间的距离为第一方向的70％以下。