-
公开(公告)号：WO2023075098A1
公开(公告)日：2023-05-04
申请号：PCT/KR2022/011856
申请日：2022-08-09
Applicant: 삼성전자주식회사
IPC: H04M1/72403 , H04M1/02 , G06F1/16 , G06F1/3212 , H02J7/00
Abstract: 전자 장치가 개시된다. 다양한 실시 예들에 따른 전자 장치는 배터리, 상기 전자 장치의 폴딩 각도를 검출하기 위한 제1 센서, 플렉서블 디스플레이, 서브 디스플레이, 및 상기 제1 센서의 검출 결과를 기초로 상기 전자 장치가 폴딩 모드에 있는지 또는 언폴딩 모드에 있는지 여부를 판단하고, 상기 전자 장치의 상기 폴딩 모드에서의 배터리 정보 제공 요청에 기초하여, 상기 배터리의 사용 가능 용량 및 상기 폴딩 모드에 있을 때의 전력 소모량을 기초로 상기 폴딩 모드에서의 상기 배터리의 제1 사용 가능 시간을 계산하며, 상기 사용 가능 용량과 상기 제1 사용 가능 시간을 상기 서브 디스플레이에 표시하도록 상기 서브 디스플레이를 제어하고, 상기 전자 장치의 상기 언폴딩 모드에서의 상기 배터리 정보 제공 요청에 기초하여, 상기 사용 가능 용량 및 상기 언폴딩 모드에 있을 때의 전력 소모량을 기초로 상기 언폴딩 모드에서의 상기 배터리의 제2 사용 가능 시간을 계산하고, 상기 사용 가능 용량 및 상기 제2 사용 가능 시간을 상기 플렉서블 디스플레이에 표시하도록 상기 플렉서블 디스플레이를 제어하는 프로세서를 포함할 수 있다.
-
公开(公告)号：WO2023058844A1
公开(公告)日：2023-04-13
申请号：PCT/KR2022/009260
申请日：2022-06-28
Applicant: 삼성전자주식회사
IPC: H04N5/92 , H04N5/77 , H04N21/435 , H04N5/225
Abstract: 다양한 실시 예들에 따른 전자 장치는, 이미지 파일의 메타 데이터를 관리하도록 설정된 DB, 및 파일 시스템을 포함하는 메모리, 디스플레이, 및 프로세서를 포함하고, 상기 프로세서는, 이미지 파일의 정보 검출의 요청을 확인하면 상기 이미지 파일을 읽어서 정보를 검출하고, 상기 정보가 검출 된 이미지 파일을 메타 데이터가 저장되지 않는 제1 이미지 파일로 확인하면, 상기 파일 시스템에 저장된 상기 제1 이미지 파일의 최종 수정 시간 정보를 상기 제1이미지 파일의 촬영 날짜 및 시간 정보로 생성하고, 상기 생성된 촬영 날짜 및 시간 정보를 상기 파일 시스템에서 관리하는 상기 제1 이미지 파일의 파일 정보로 저장하고, 상기 파일 시스템에서 상기 제1 이미지의 파일 정보로 저장된 상기 촬영 날짜 및 시간 정보를 상기 DB에서 상기 제1 이미지 파일의 촬영 날짜 및 시간 정보로 저장하도록 설정될 수 있다.
-
-
4.发明授权
公开(公告)号：KR101158896B1
公开(公告)日：2012-06-25
申请号：KR1020050102429
申请日：2005-10-28
Applicant: 삼성전자주식회사
IPC: G02F1/136
CPC classification number: H01L29/78669 , H01L27/12 , H01L27/124 , H01L29/458 , H01L29/66765
Abstract: A TFT includes a gate electrode, an active layer, a source electrode, a drain electrode, and a buffer layer. The gate electrode is formed on the substrate; the active layer is formed on the gate electrode. The source and drain electrodes, formed on the active layer, are separated by a predetermined distance. The buffer layer is formed between the active layer and the source and drain electrodes. The buffer layer has a substantially continuously varying content ratio corresponding to a buffer layer thickness. The buffer layer is formed to suppress oxidation of the active layer, and reduce contact resistance.
-
公开(公告)号：KR1020120000688A
公开(公告)日：2012-01-04
申请号：KR1020100061074
申请日：2010-06-28
Applicant: 삼성전자주식회사
Inventor： 최재호
IPC: G06F3/0481 , G06F3/14
CPC classification number: H04N9/12 , H04N9/3147
Abstract: PURPOSE: A display apparatus and a method for offering a video wall setting user interface are provided to easily configure a video wall system. CONSTITUTION: An input unit(140) receives user signal which selects a mode coping with the arrangement of a video wall system and a screen configuration information corresponding to the selected mode. A user interface(130) creates a video wall setting UI window. A controller(150) creates the video wall configuration user interface by the screen configuration information. The mode comprises a normal mode and an abnormal mode.
Abstract translation: 目的：提供一种用于提供视频墙设置用户界面的显示装置和方法，以容易地配置视频墙系统。 构成：输入单元（140）接收用户信号，该用户信号选择应对视频墙系统的配置的模式和对应于所选模式的屏幕配置信息。 用户界面（130）创建视频墙设置UI窗口。 控制器（150）通过屏幕配置信息创建视频墙配置用户界面。 该模式包括正常模式和异常模式。
-
Patent Agency Ranking
公开(公告)号：KR1020080105322A
公开(公告)日：2008-12-04
申请号：KR1020070052761
申请日：2007-05-30
Applicant: 삼성전자주식회사
IPC: G02F1/136
CPC classification number: G02F1/136286 , G02F1/13458 , G02F1/1368 , H01L27/1214 , H01L29/4908
Abstract: A method for manufacturing TFT substrate, and a method for manufacturing an LCD panel using the same are provided to improve the production yield and display characteristics. Gate wiring parts(121,GL,CL,SE1) include a gate line(GL) in the top of the substrate and gate electrode(121). A step for processing with plasma for 1 20 second or 120 second The surface of the gate wiring part is processed with plasma for 20 seconds to 120 seconds for removing the oxide layer on the gate wiring part. A gate insulating layer which covers the gate wiring part is formed on the substrate. The data line, source electrode(124), and a drain electrode(125) are formed on the gate isolation layer.
Abstract translation: 提供TFT基板的制造方法以及使用该TFT基板的液晶显示面板的制造方法，以提高成品率和显示特性。 栅极配线部（121，GL，CL，SE1）在基板的顶部和栅电极（121）中包括栅极线（GL）。 用等离子体处理1 20秒或120秒的步骤用等离子体处理20分钟至120秒的栅极布线部分的表面，以去除栅极布线部分上的氧化物层。 在基板上形成覆盖栅极布线部的栅极绝缘层。 数据线，源极（124）和漏电极（125）形成在栅极隔离层上。
-
公开(公告)号：KR1020080049882A
公开(公告)日：2008-06-05
申请号：KR1020060120353
申请日：2006-12-01
Applicant: 삼성전자주식회사
IPC: G02F1/136
CPC classification number: G02F1/1368 , G02F1/133345 , G02F2001/133302 , G02F2201/123
Abstract: A TFT substrate manufacturing method is provided to perform plasma processing of a gate insulating layer, formed through a low temperature CVD(Chemical Vapor Deposition) process, by using optimized plasma power conditions, thereby improving interface characteristics between the gate insulating layer and an active layer and increasing on currents of a TFT. A TFT(Thin Film Transistor) substrate manufacturing method comprises the following steps of: forming a gate electrode(120) on a substrate(110) which is soda lime glass; forming a gate insulating layer(130) at temperature of 200~250 degrees Celsius on the substrate where the gate electrode is formed; performing plasma processing of the gate insulating layer at plasma power density of 150~300 mW/cm^2; forming an active layer(140) disposed on the gate insulating layer so as to cover the gate electrode, and forming a source electrode(152) and a drain electrode(154) disposed on the active layer so as to be spaced from each other as leaving a space for a channel forming area of the active layer; and forming a passivation layer(160) on the substrate where the source and drain electrodes are formed.
Abstract translation: 提供TFT基板的制造方法，通过使用优化的等离子体功率条件，通过低温CVD（化学气相沉积）工艺形成的栅极绝缘层的等离子体处理，从而改善栅极绝缘层与有源层之间的界面特性 并增加TFT的电流。 TFT（薄膜晶体管）基板的制造方法包括以下步骤：在作为钠钙玻璃的基板（110）上形成栅电极（120） 在形成栅极的基板上形成温度为200〜250℃的栅极绝缘层（130）; 以等离子体功率密度150〜300mW / cm ^ 2进行栅极绝缘层的等离子体处理; 形成设置在所述栅极绝缘层上以便覆盖所述栅电极的有源层（140），以及形成设置在所述有源层上的源电极（152）和漏极电极（154）以彼此间隔开，以作为 留下用于活性层的通道形成区域的空间; 以及在形成所述源电极和漏电极的所述衬底上形成钝化层（160）。
-
公开(公告)号：KR1020080033768A
公开(公告)日：2008-04-17
申请号：KR1020060099909
申请日：2006-10-13
Applicant: 삼성전자주식회사
IPC: G02F1/136
CPC classification number: G02F1/136227 , G02F1/1368 , G03F7/2022 , H01L27/1214
Abstract: A display substrate and a method for manufacturing the same are provided to limit photo leakage current occurring when a switching unit is turned off due to that electron hole pairs are made while disconnecting the connection of silicon molecules within an active layer, thereby removing afterimages due to the photo leakage current. A display substrate(100) includes first and second metal patterns, a gate insulating layer, a semiconductor layer, and a pixel electrode(PE). The first metal pattern, formed on a substrate, includes gate lines(GL) and a gate electrode(G) of a thin film transistor(TFT). The gate insulating layer is formed on the substrate. The semiconductor layer is overlapped with the first metal pattern. The second metal pattern includes the data lines, a source electrode(S), and a drain electrode(D) of the thin film transistor. The pixel electrode is connected with the drain electrode electrically. The gate insulating layer, an active layer, and a photoresist layer are sequentially formed on the substrate. The active layer is etched by using a photoresist pattern. Thereby, the light leakage current is restricted.
Abstract translation: 提供了一种显示基板及其制造方法，用于限制当切换单元关闭时产生的漏光电流，因为在断开有源层内的硅分子的连接的同时进行电子空穴对，由此由于 光漏电流。 显示基板（100）包括第一和第二金属图案，栅极绝缘层，半导体层和像素电极（PE）。 形成在基板上的第一金属图案包括薄膜晶体管（TFT）的栅极线（GL）和栅电极（G）。 栅极绝缘层形成在基板上。 半导体层与第一金属图案重叠。 第二金属图案包括薄膜晶体管的数据线，源电极（S）和漏电极（D）。 像素电极与漏电极电连接。 栅极绝缘层，有源层和光致抗蚀剂层依次形成在基板上。 通过使用光致抗蚀剂图案蚀刻有源层。 因此，漏光电流受到限制。
-
公开(公告)号：KR1020080024565A
公开(公告)日：2008-03-19
申请号：KR1020060088802
申请日：2006-09-14
Applicant: 삼성전자주식회사
IPC: G02F1/133 , G02F1/136 , H01L29/786
CPC classification number: G02F1/1362 , H01L21/02631
Abstract: A method for fabricating TFTs(Thin Film Transistors) is provided to accomplish more stability for driving a thin film transistor for a long time than a case when amorphous silicon formed through plasma CVD(Chemical Vapor Deposition) method is used. The first metal pattern including a gate electrode of a TFT is formed on a substrate(S10). A gate insulating layer is formed on the substrate having the first metal pattern(S20). An amorphous silicon layer is formed on the gate insulating layer through a sputtering method(S30). An ohmic-contact layer is formed on the amorphous silicon layer through a CVD method(S40). The amorphous silicon layer and the ohmic-contact layer are patterned to form an active layer such that the active layer overlaps with the gate electrode(S50). The second metal pattern including source and drain electrodes of the TFT is formed on the substrate with the active layer formed thereon(S60). The substrate with the second metal pattern is subjected to hydrogen plasma processing(S70). A passivation layer is formed on the hydrogen plasma-processed substrate(S80). A pixel electrode which electrically contacts with the drain electrode is formed on the passivation layer(S90).
Abstract translation: 提供了一种用于制造TFT（薄膜晶体管）的方法，以便比使用通过等离子体CVD形成非晶硅（化学气相沉积）方法的情况更长时间地实现用于驱动薄膜晶体管的更稳定性。 包括TFT的栅电极的第一金属图案形成在基板上（S10）。 在具有第一金属图案的基板上形成栅极绝缘层（S20）。 通过溅射法在栅极绝缘层上形成非晶硅层（S30）。 通过CVD法在非晶硅层上形成欧姆接触层（S40）。 将非晶硅层和欧姆接触层图案化以形成有源层，使得有源层与栅电极重叠（S50）。 包括TFT的源电极和漏电极的第二金属图案形成在其上形成有源层的基板上（S60）。 对具有第二金属图案的基板进行氢等离子体处理（S70）。 在氢等离子体处理衬底上形成钝化层（S80）。 在钝化层上形成与漏电极电接触的像素电极（S90）。
-
公开(公告)号：KR100806883B1
公开(公告)日：2008-02-22
申请号：KR1020010026990
申请日：2001-05-17
Applicant: 삼성전자주식회사
IPC: G02F1/1337
Abstract: 절연 기판 위에 서로 평행하게 주게이트선과 부게이트선이 형성되어 있고 이 둘을 연결하고 있는 제1 및 제2 게이트 연결선이 형성되어 있으며, 그 위에 게이트 절연막이 형성되어 있다. 게이트 절연막 위에는 반도체층과 저항성 접촉층이 차례로 형성되어 있으며, 저항성 접촉층 위에 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선이 형성되어 있다. 데이터 배선 위에 보호막이 형성되어 있으며 보호막 위에 화소 전극이 형성되어 있다. 화소 전극은 주게이트선, 부게이트선, 제1 및 제2 게이트 연결선과 완전히 중첩되어 있어서 화소 전극과 배선 사이에 발생하는 프린지 필드를 최소화시켜 액정 배향을 안정화시킬 수 있다. 한편, 화소 전극이 주게이트선, 부게이트선, 제1 및 제2 게이트 연결선과 부분적으로 중첩되어 있는 경우에는 중첩 면적이 작은 쪽을 향하여 배향막을 러빙하면 프린지 필드에 의한 액정 배향이 깨지는 것을 최소화할 수 있다.
프린지 필드, 배향
-
-
-
-
-
-
-
-
-
Search Results
131
records
(took 0.045 seconds)
